POLITECHNIKA KOSZALIŃSKA WYDZIAŁ ELEKTRONIKI i INFORMATYKI PRACA DYPLOMOWA MAGISTERSKA Grzegorz Glinka „Układ sterowania linijką CCD” Kierunek: Elektronika i Telekomunikacja Rodzaj studiów: Dzienne magisterskie Specjalność: Optoelektronika i Fotoenergetyka Promotor: dr inż. Leszek Bychto KOSZALIN 2006

Cel pracy Celem pracy było zaprojektowanie oraz wykonanie układu służącego do sterowania linijką CCD

Realizacja celu pracy wymagała wykonania następujących zadań: Analiza działania oraz sposobów sterowania sensorami liniowymi CCD Opracowanie projektu oraz wykonanie układu sterującego linijką CCD Analiza poprawności działania układu sterującego

Zastosowanie sensorów liniowych CCD

Sensor do detekcji obrazów barwnych Clamp Clamp Pulse Generator Driver D14 D15 D63 S1 21 1 10 GND ΦRS Φ1 Vcc Φ2 4 14 Vout-B 20 Vout-G 3 Vout-R 2 Rejestr CCD 2700 Bramka odczytu 11 ΦROG-B 12 ΦROG-G 13 ΦROG-R SONY ILX533K

System detekcji z wykorzystaniem sensora liniowego CCD Układ CDS ADC Pamięć Interfejs Sensor liniowy CCD Sekcja przetwarzania sygnałów z sensora liniowego CCD Logika sterująca Sekcja sterowania Sygnały sterujące sensorem

Możliwe sposoby realizacji sterowania sensorem

Moduł sensora ILX533K Sensor SONY ILX533K Złącze doprowadzenia sygnałów sterujących oraz odbioru wyjściowych sygnałów analogowych CCD Sensor SONY ILX533K

Sygnały sterujące sensorem ROG 1 2 RS Transfer ładunku w rejestrze CCD Odczyt ładunku z elementów fotoczułych do rejestru CCD Początek odczytu sygnału „nowej linijki” jeden piksel

Blok wstępnego formowania dodatkowe - wyzwalanie Schemat blokowy systemu sterującego – logika sterująca Sygnały dodatkowe (impulsy wyzwalania oscyloskopu) Φ1 Φ2 ΦRS ΦROG sterujące sensorem Licznik Blok wstępnego formowania sygnałów sterujących Blok wyjściowy Funkcje dodatkowe - wyzwalanie Sygnał zegarowy Dzielnik częstotliwości enable Układ reprogramowalny Środowisko programowe: MAX+PLUS II

Logika sterująca – schemat ideowy Licznik Dzielnik częstotliwości Blok wstępnego formowania sygnałów sterujących Blok wyjściowy Funkcje dodatkowe Wejście zegarowe Wejście enable Wyjścia sygnałów sterujących sensorem oraz sygnałów dodatkowych

Wynik symulacji logiki sterującej – otrzymane sygnały sterujące Ustalenie właściwych parametrów czasowych sygnałów sterujących: poprzez dobór częstotliwości sygnału zegarowego oraz stopnia podziału w bloku dzielnika częstotliwości.

Układ sterujący Gniazda Cinch wyprowadzeń sygnałów wyjściowych Złącze do połączenia z modułem sensora CCD Źródło sygnału zegarowego Blok zasilania Złącze JTAG Złącza portów I/O Układ reprogramowalny Gniazda Cinch wyprowadzeń sygnałów wyjściowych R G B sensora oraz sygnałów dodatkowych

Interfejs programujący ByteBlaster™ parallel port download cable zgodny ze standardem JTAG

Uzyskane sygnały sterujące Częstotliwość sygnałów sterujących wynosi 750kHz, uzyskane sygnały sterujące posiadają kształt i parametry właściwe dla sterowania sensorem ILX533K. ROG 1 2 RS Transfer ładunku w rejestrze Odczyt ładunku z elementów fotoczułych

Sygnał wyjściowy sensora Jeden piksel Fragment sygnału niosący informacje o oddziałującym świetle Piksele efektywne Piksele optycznie ciemnie linijki czas

Sygnał wyjściowy sensora c.d. Czas odczytu całej linijki ≈ 4ms Impuls powstały w wyniku oświetlenia środkowego obszaru linijki CCD czas Sygnał linii poprzedniej następnej

Podsumowanie Dla realizacji celu pracy został zaprojektowany oraz wykonany układ sterujący sensorem liniowym ILX533K. Wykorzystany został reprogramowalny układ logiczny Otrzymane sygnały sterujące posiadają kształt oraz parametry zgodne z wynikami otrzymanymi podczas symulacji, jednocześnie kształt i parametry uzyskanych sygnałów są właściwe dla sterowania linijką ILX533K W końcowym etapie stopień wykorzystania układu reprogramowalnego wyniósł 22%  możliwość dalszego rozszerzania funkcji układu Kolejny etap: zaprojektowanie oraz wykonanie sekcji przetwarzania sygnałów z sensora liniowego. Ostateczny cel: umożliwienie obserwacji efektu działania sensora liniowego na monitorze komputera PC

Sygnały wyjściowe sensora liniowego Propozycja realizacji sekcji przetwarzania A/D R G B Sygnały wyjściowe sensora liniowego Układ reprogramowalny 250kSPS 16-bitowa rozdzielczość Szeregowy interfejs Możliwość łączenia wielu przetworników A/D w łańcuch convert data in clk CNV SDI A SDO IN+ SCK SDI B SDO SDI C SDO Pamięć Logika sterująca PC

Dziękuję za uwagę