Pobieranie prezentacji. Proszę czekać

Pobieranie prezentacji. Proszę czekać

1 UKŁADY LOGICZNE Prowadzi: Tadeusz ŁUBA, (GE pok. 472) Wykład dla kierunków: Elektronika, Telekomunikacja.

Podobne prezentacje


Prezentacja na temat: "1 UKŁADY LOGICZNE Prowadzi: Tadeusz ŁUBA, (GE pok. 472) Wykład dla kierunków: Elektronika, Telekomunikacja."— Zapis prezentacji:

1 1 UKŁADY LOGICZNE Prowadzi: Tadeusz ŁUBA, (GE pok. 472) Wykład dla kierunków: Elektronika, Telekomunikacja

2 Organizacja Wykład Ćwiczenia dr G. Borowik dr G. Janczyk mgr D. Ojrzeńska -Wójter dr D. Rosołowski dr P. Szotkowski dr B. Zbierzchowski dr A. Wielgus T. Łuba

3 3 Egzamin... Ćwiczenia 35 pkt. Egzamin 65 pkt.

4 Literatura 1. Ashar P., Devadas S., Newton A. R.: Sequential logic synthesis, Kluwer Academic 2. Minimization Algorithms for VLSI Synthesis, Kluwer Academic Publishers, Boston, Brown F. M.: Boolean Reasoning. The Logic of Boolean Equation, Kluwer Academic Publishers, Brzozowski J. A, Seger C-J.: Asynchronous Circuits, Springer Verlag, New York Brzozowski J., Łuba T.: Decomposition of Boolean Functions Specified by Cubes. Journal of Multiple-Valued Logic and Soft Computing. Vol. 9, pp. 377–417. Old City Publishing, Inc., Philadelphia De Micheli G.: Synthesis and Optimization of Digital Circuits. McGraw-Hill, New York, Również tłumaczenie polskie: Synteza i optymalizacja układów cyfrowych. WNT, Warszawa Devadas, S., Ghosh, A., and Keutzer, K. Logic Synthesis. McGraw-Hill, New York, Gajski D.D.: Principles of digital design. Prentice-Hall International, New jersey Hassoun S., Sasao T., Brayton R. (ed.): Logic Synthesis and Verification. Kluwer Academic Publishers, New York Iman S., Pedram M.: Logic Synthesis for Low Power VLSI Design, Kluwer Academic Publishers, Kamionka-Mikuła H., Małysiak H., Pochopień B.: Układy cyfrowe. Teoria i przykłady. Wyd. Pracowni Komputerowej Jacka Skalmierskiego. Gliwice Kania D.: Synteza logiczna przeznaczona dla matrycowych struktur programowalnych typu PAL. Politechnika Śląska. Zeszyty Naukowe. Nr Gliwice Katz R. H.: Contemporary logic design. The Benjamin/Cummings Publishing Company, Inc., Redwood City, Kohavi Z.: Switching and Finite Automata Theory. Mc-Graw-Hill, New York, Kuźmicz W.: Układy ASIC w polskich realiach. Przegląd Telekomuni- kacyjny i Wiadomości Telekomunikacyjne, nr 8, pp , Lala P.K.: Practical digital logic design and testing. Prentice-Hall, New Jersey Łuba T.(red.), Rawski M., Tomaszewicz P., Zbierzchowski B.: Synteza układów cyfrowych. WKŁ Warszawa Łuba T., Zbierzchowski B., Zbysiński P.: Układy reprogramowalne dla potrzeb telekomunikacji cyfrowej. Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, nr 5, Łuba T.: Synteza układów logicznych. Wyższa Szkoła Informatyki Stosowanej i Zarządzania, Wyd. 2, Warszawa Łuba T.: Rola i znaczenie syntezy logicznej w technice cyfrowej układów programowalnych. Elektronika, str. 15 ¸ 19, nr 7-8, Łuba T., Jasiński K., Zbierzchowski B.: Programowalne układy przetwarzania sygnałów i informacji - technika cyfrowa w multimediach i kryptografii, Przegląd Telekomunikacyjny i Wiado- mości Telekomunikacyjne, str , nr 8-9, Majewski W., Albicki A.: Algebraiczna teoria automatów. WNT, Warszawa Mikołajczak B.: Algebraiczna i strukturalna teoria automatów. PWN, Warszawa – Łódź Mulawka J.: Systemy ekspertowe. WNT, Warszawa Mrózek A., Płonka L.: Analiza danych metodą zbiorów przybliżonych. Zastosowania w ekonomii, medycynie i sterowaniu. Akademicka Oficyna Wydawnicza PLJ, Warszawa McCluskey E. J.: Logic design principles, with emphasis on testable semicustom circuits. Prentice-hall International, Inc., New Jersey Pawlak Z.:Rough Sets. Theoretical Aspects of Reasoning about Data, Kluwer Academic Publishers, Roth C. H.: Fundamentals of Logic Design. West Publ. CO., Salsic Z., Smailagic A.: Digital systems design and prototyping using field programmable logic. Kluwer Academic Publishers, Sasao T.: Switching Theory for Logic Synthesis, Kluwer Academic Publishers, Sasao T.: Logic Synthesis and Optimization. Kluwer Academic Publishers, Słowiński R.(ed.): Intelligent Decision Support - Handbook of Applications and Advances of the Rough Sets Theory, Kluwer Academic Publishers, Dordrecht Scholl C.: Functional Decomposition with Application to FPGA Synthesis. Kluwer Academic Publisher, Boston Tyszer J.: Układy cyfrowe. Materiały pomocnicze do wykładów. Wyd. Politechniki Poznańskiej. Poznań Zieliński C.: Podstawy projektowania układów cyfrowych. PWN, Warszawa Zbysiński P., Pasierbiński J.: Układy programowalne – pierwsze kroki. Wyd. II, Wydawnictwo BTC. Warszawa Łuba T.: Synteza układów logicznych. Oficyna Wydawnicza PW 2005 Łuba T., Ojrzeńska-Wójter D. Układy logiczne w zadaniach. OWPW Warszawa 2011

5 Literatura

6 6 Literatura dla najbardziej zainteresowanych

7

8

9

10

11 11 Rok 1847 Z układami logicznymi mamy do czynienia od dawna...

12 12 Już w latach wieku Układ logiczny

13 13 miliony bramek logicznych…dzisiaj …programowanie połączeń Programowalne moduły logiczne (Programmable Logic Devices) Nowa jakość…

14 14 Układy programowalne (Programmable Logic Devices) PLD to układy scalone, których właściwości funkcjonalne są definiowane nie przez producenta, lecz przez końcowego użytkownika. Najważniejsza cechą tych układów jest możliwość nadawania im (przez programowanie) określonych przez użytkownika cech funkcjonalnych, w jego laboratorium czy na biurku, a nie w fabryce.

15 Układy programowalne wyrównują szanse w dostępie do najnowszych technologii… …niezależnie od miejsca zatrudnienia!

16 16 PLD Układ kryptograficzny

17 17 Komputerowe systemy projektowania Ze względu na skomplikowaną budowę struktur programowalnych ich realizacja nie może się odbywać bez…

18 18 Specyfikacja HDL Synteza funkcjonalna Synteza logiczna Odwzorowanie technologiczne 18 Komputerowe projektowanie…

19 19 Specyfikacja HDL Synteza funkcjonalna Synteza logiczna Odwzorowanie technologiczne 19 Komputerowe projektowanie… …aż do zaprogramowania układu! Ogromne znaczenie w projektowaniu mają procedury syntezy logicznej

20 Niestety… MILIONY BRAMEK !!! 20 Jak je skonfigurować ???

21 Metoda puzzli 21

22 Przykład – prosty układ kombinacyjny.type fr.i 10.o 1.p e Układ kombinacyjny x 1 x 2 x 3 x 10 UK y

23 Realizacja funkcji F w systemie Quartus QuartusII LIBRARY ieee; USE ieee.std_logic_1164.ALL; ENTITY tl27 IS PORT ( in: IN STD_LOGIC_VECTOR(9 DOWNTO 0); out: OUT STD_LOGIC_VECTOR(0 DOWNTO 0) ); END tl27; ARCHITECTURE tl27_arch OF tl27 IS BEGIN pandor: PROCESS (in) BEGIN CASE in IS WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN OTHERS => out <= "0"; END CASE; END PROCESS pandor; END tl27_arch;

24 Realizacja funkcji F w systemie Quartus QuartusII 23 komórki (Stratix) LIBRARY ieee; USE ieee.std_logic_1164.ALL; ENTITY tl27 IS PORT ( in: IN STD_LOGIC_VECTOR(9 DOWNTO 0); out: OUT STD_LOGIC_VECTOR(0 DOWNTO 0) ); END tl27; ARCHITECTURE tl27_arch OF tl27 IS BEGIN pandor: PROCESS (in) BEGIN CASE in IS WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN OTHERS => out <= "0"; END CASE; END PROCESS pandor; END tl27_arch;

25 LIBRARY ieee; USE ieee.std_logic_1164.ALL; ENTITY tl27 IS PORT ( in: IN STD_LOGIC_VECTOR(9 DOWNTO 0); out: OUT STD_LOGIC_VECTOR(0 DOWNTO 0) ); END tl27; ARCHITECTURE tl27_arch OF tl27 IS BEGIN pandor: PROCESS (in) BEGIN CASE in IS WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN OTHERS => out <= "0"; END CASE; END PROCESS pandor; END tl27_arch; Procedura dekompozycji Ciekawe jak zachowa się Quartus z nową procedurą syntezy logicznej? 2 komórki (Stratix) Dobrze ułożone puzzle!

26 26 Skuteczne rozwiązanie tego problemu… Specyfikacja HDL Synteza funkcjonalna Synteza logiczna Odwzorowanie technologiczne Nowe procedury syntezy logicznej Tradycyjne procedury syntezy logicznej

27 27 Metody syntezy logicznej w zadaniach eksploracji danych

28 28 Eksploracja danych (Data mining) Eksploracja danych (Data mining) jest dynamicznie rozwijającą się dziedziną informatyki o szerokich zastosowaniach: do wykrywania anomalii w sieciach tkm medycynie bankowości lingwistyce rozpoznawaniu mowy Przez eksplorację danych rozumie się proces automatycznego odkrywania znaczących i dotychczas nieznanych informacji z dużych baz danych, czyli informacji ujawniających ukrytą wiedzę o badanym przedmiocie.

29 29 Podejmowanie decyzji np. przy wnioskach kredytowych składanych w bankach. Ponieważ część z nich jest akceptowana, a część odrzucana, można dane zebrane w dłuższym okresie czasu zapisać w tablicy decyzyjnej, uogólnić i dalej stosować w uproszczonej formie do podejmowania decyzji. Klientów charakteryzuje się za pomocą następujących cech jakościowych i ilościowych: - Sytuacja zawodowa: B (bezrobotny), P (pracujący) - przeznaczenie kredytu: komputer (K), sprzęt audio (A), biżuteria (B)… - wiek w latach - stan konta Typowe zastosowanie Przykładowo:

30 Przykładowa tablica danych... C1C2C3C4C5C6C7C8C9C10Klasa PKKSnie tak PKKSnie tak BKKR nie PSMRnie tak PSMSnie tak PSMRnie tak 30 Przeznaczenie: Komp., sam. wiekStan konta Staż pracy w danym zakładzie pracy Sytuacja zawodowa

31 31 Zastosowania [wiek > 25] & [stan konta > 70] & [staż pracy > 2] tak [płeć = kobieta] & [wiek < 25] nie ……. Po uogólnieniu reguł decyzyjnych… LERS

32 Rough Set Exploration System

33 RSES ROSETTA Nie są to systemy doskonałe i metodami syntezy logicznej można je znacznie udoskonalić Biomedical Centre (BMC), Uppsala, Sweden.

34 Eksperymenty atributesobjectsRSES/ROSETTAprop. methodreducts trains3310>5 h out of memory<1 sec.689 KAZ min.<1 sec.5574 house sec.2 sec.1 audiology71200>5 h out of memory2 min dermatology35366>5 h out of memory90 min

35 35 Podsumowanie Sytuacja ta czyni z Układów logicznych jedną z najciekawszych dziedzin techniki, której opanowanie może być kluczem do sukcesu zawodowego wielu specjalistów elektroniki, inżynierii komputerowej, telekomunikacji, a nawet inżynierii biomedycznej i biocybernetyki.


Pobierz ppt "1 UKŁADY LOGICZNE Prowadzi: Tadeusz ŁUBA, (GE pok. 472) Wykład dla kierunków: Elektronika, Telekomunikacja."

Podobne prezentacje


Reklamy Google