Pobieranie prezentacji. Proszę czekać

Pobieranie prezentacji. Proszę czekać

Wykorzystanie pamięci półprzewodnikowych. Pamięci 1/19 Mapa pamięci operacyjnej Zależności czasowe Zasilanie układów pamięci.

Podobne prezentacje


Prezentacja na temat: "Wykorzystanie pamięci półprzewodnikowych. Pamięci 1/19 Mapa pamięci operacyjnej Zależności czasowe Zasilanie układów pamięci."— Zapis prezentacji:

1 Wykorzystanie pamięci półprzewodnikowych

2 Pamięci 1/19 Mapa pamięci operacyjnej Zależności czasowe Zasilanie układów pamięci

3 Pamięci - wykorzystanie 2/19 Przykładowe obudowy Ucc A8 A9 /WE /OE A10 /CS I/O8 I/O7 I/O6 I/O5 I/O4 A7 A6 A5 A4 A3 A2 A1 A0 I/O1 I/O2 I/O3 GND SRAM 6116 (2kB) Ucc A8 A9 /WE /OE A10 /CS D7 D6 D5 D4 D3 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND EPROM 2716 (2kB) DRAM 1Mb 1 256kb 4 GND DO /CAS A9 A8 A7 A6 A5 A4 DI /WE /RAS TF A0 A1 A2 A3 Ucc GND D3 D2 /CAS /OE A8 A7 A6 A5 A4 D0 D1 /WE /RAS A0 A1 A2 A3 Ucc /WE CE2 A8 A9 A11 /OE A10 /CE1 D7 D6 D5 D4 D3 A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND SRAM 8464 (8kB) Ucc /PGM A8 A9 A11 /OE A10 /CE D7 D6 D5 D4 D3 Upp A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND EPROM 2764 (8kB) Ucc /WE A13 A8 A9 A11 /OE A10 /CE D7 D6 D5 D4 D3 A14 A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND PSRAM TC51832 (32kB)

4 Pamięci - wykorzystanie 3/19 timery RTC dekodery adresów ukł.obsługi PAO kontrolery przerwań pamięci zewn. procesor pamięć programu (ROM) pamięć danych (RAM) urz. opera- torskie urz. komuni- kacyjne urz. obiek- towe Wykorzystanie pamięci półprzewodnikowych: pamięć operacyjna pamięć obrazu dyski półprzewodnikowe pamięci konfiguracji pamięci buforujące informację dołączanie układów pamięci do magistrali rozróżnialność różnych typów pamięci w systemie

5 Pamięci - wykorzystanie 4/19 Podłączanie pamięci do magistrali systemowej 245 B0 B1 B2 A0 B3 : B4 A7 B5 B6 B7 /G DIR D0 D1 D2 D3 D4 D5 D6 D7 RAM /OE /WE /CE A0 : An /MREQ /RD /WR /CS ADDRADDR DATADATA Dx DI DO RAM R/W /CE A0 : An /WR /CS /RD ADDRADDR

6 Pamięci - mapa pamięci 5/19 Mapa pamięci Jest to przyporządkowanie różnych typów i rozmiarów pamięci różnym adresom w przestrzeni adresowej mikroprocesora (systemu mikroprocesorowego). 0000h 0800h 1000h 1800h FFFFh 4kB EPROM 2kB SRAM 0000h 1000h 8000h 9000h FFFFh 4kB EPROM 4kB SRAM 0000h 0800h 1000h 1800h 2000h FFFFh 2kB EPROM 2kB SRAM 2kB SRAM 2kB SRAM 0000h 0800h 1000h 1800h 2000h FFFFh 2kB EPROM 2kB EPROM 2kB EPROM 2kB SRAM

7 Pamięci - mapa pamięci 6/19 Przykład realizacji mapy pamięci: dokładnej:EPROM kB: 0000h..1FFFh SRAM kB: 2000h..3FFFh niewykorzystane: 4000h..0FFFFh

8 Pamięci - mapa pamięci 7/19 Przykład realizacji uproszczonej: Efekt: ta sama komórka pamięci jest widoczna pod 4 adresami, różniącymi się bitami A 15 i A 14 Wady: zużycie całej przestrzeniu adresowej; brak możliwości rozbudowy zasobów pamięci;

9 Pamięci - zależności czasowe 8/19 odczyt ADR CE R/W D0..D7 t RC t ACE t HAD t AA t ARW t HDA t HDC Odczyt pamięci statycznej - zależności czasowe czas cyklu odczytu - czas między początkiem cyklu odczytu a początkiem kolejnego cyklu odczytu/zapisu t RC = t AA + t HAD czas przetrzymania adresu po odpowiedzi pamięci na odczyt czas przetrzymania danych na szynie po zaniku /CE czas przetrzymania danych na szynie po zaniku adresu t Ax - czas reakcji pamięci na określony sygnał sterujący przy ustalonych pozostałych sygnałach: t AA - od zmiany ADR; t ACE - od uaktywnienia /CE; t ARW - od zmiany sygnału R/W; t A - czas dostępu - największy z czasów t Ax

10 Pamięci - zależności czasowe 9/19 zapis ADR CE R/W D0..D7 t WC t WR tWtW t HDW Zapis pamięci statycznej - zależności czasowe czas odzyskiwania własności przez pamięć po zaniku sygnału zapisu - czas między końcem sygnału zapisu a początkiem kolejnego cyklu dostępu do pamięci wymagany czas trwania impulsu zapisu czas cyklu zapisu - czas między początkiem cyklu zapisu a początkiem kolejnego cyklu odczytu/zapisu wymagany czas przetrzymania danych po zaniku impulsu zapisu

11 Pamięci - zależności czasowe 10/19 DANE ADRESY STEROWANIA t B2 t B4 pakiet JC P t R t RAD pakiet RAM dekoder pakietu t D1 blok pamięci t AA t ARW t ACS /CS t B1 t B3 Przykład przepływu sygnałów przy odczycie pamięci półprzewodnikowej:

12 Pamięci - zależności czasowe 11/19 tAtA t RAD t B3 t B4 ADR P ADR MAG CS RD P RD MAG D PAM D MAG D P Przykład zależności czasowych sygnałów przy odczycie pamięci półprzewodnikowej: t ARW t AA t ACS tRtR t B2 t D1 t B1

13 Pamięci - zależności czasowe 12/19 Warunki poprawnego odczytu: W1: t RAD > t A1 = t B1 + t AA + t B3 + t B4 W2: t RAD > t A2 = t B1 + t D1 + t ACS + t B3 + t B4 W3: t RAD > t A3 = t R + t B2 + t ARW + t B3 + t B4 Przykład analizy opóźnień: Zał.: EPROM o czasach: t AA = 200ns, t ACS = 200ns, t AOE = 75ns (t ARW ) P Z80 z = 2.5MHz t R = 150ns, t RAD = 800ns t B1, t B2, t B3, t B4 = 10ns, t D1 = 20ns W1: t A1 = t A1 = t B1 + t AA + t B3 + t B4 = = 230ns W2: t A2 = t A2 = t B1 + t D1 + t ACS + t B3 + t B4 = = 250ns W3: t A3 = t A3 = t R + t B2 + t ARW + t B3 + t B4 = = 255ns ( t A1, t A2, t A3 ) t A = 255ns < t RAD Nawet przy = 6MHz przykładowy EPROM będzie czytany poprawnie.

14 Pamięci - zależności czasowe 13/19 DANE ADRESY STEROWANIA t B2 t B4 pakiet JC P t R t RAD pakiet RAM dekoder pakietu t D1 blok pamięci /CS t B1 t B3 Przykład przepływu sygnałów przy zapisie do pamięci półprzewodnikowej: MRQ WR

15 Pamięci - zależności czasowe 14/19 Przykład zależności czasowych sygnałów przy zapisie pamięci półprzewodnikowej: t B1 +t B3 t DuP1 t B3 t B1 t WuP t B2 t D1 t B1 t DuP2 t WPuP ADR P ADR MAG CS WR P WR MAG D P D MAG D PAM t DHW * t WP * t DBW * t CSBW * t WR * t ABW *

16 Pamięci - zależności czasowe 15/19 W przypadku cyklu zapisu do RAM należy sprawdzać: czas trwania strobu (impulsu) zapisu generowanego przez P; czasy wyprzedzenia strobu zapisu przez sygnały ADR, DATA, /CS, których źródłem jest P i układy pośredniczące (bufory, dekodery) i porównywać je z danymi katalogowymi pamięci; czas przetrzymania danych po zaniku impulsu wpisu. Warunki poprawnego zapisu: W1: t WPuP > t WP * W2: t WuP + t B2 + t WPuP - t B1 > t ABW * W3: t WuP + t B2 + t WPuP - t B1 - t D1 > t CSBW * W4: t WuP + t B2 + t WPuP - t DuP1 - t B1 - t B3 > t DBW * W5: t DuP2 + t B1 + t B3 - t WuP - t B2 - t WPuP > t DHW *

17 Pamięci - zasilanie 16/19 Podczas pracy układy pamięci pobierają 2 wartości prądu zasilania: prąd pracy I CC - płynie w chwilach dostępu do pamięci; prąd spoczynkowy I SB - płynie w pozostałych odcinkach czasu przy zasilaniu nominalnym napięciem pracy U CC ; prąd podtrzymania I DR - płynie przy obniżonym napięciu zasilania do U DR. Warunki poprawnego zapisu:

18 Pamięci - zasilanie 17/19 Prądy I CC i I SB : U CC I CC I SB CE praca I ZAS t I Q= t I CE praca I ZAS odległe źródło ładunku - zasilacz bliskie źródło ładunku np. kondensator

19 Pamięci - zasilanie 18/19 Kości pamięci winny być blokowane bezpośrednio na swych zasilaniach kondensatorami bezindukcyjnymi (tantalowymi, ceramicznymi) w celu: stłumienia pików prądowych na liniach zasilających; zapewnienia szybkości pracy. Podtrzymanie danych w CMOS-SRAM przy obniżonym napięciu: U DD VDRVDR V DR » 2V U CE > V DR -0,2V U CE 0V I SB I DR

20 Pamięci - zasilanie 19/19 Przykład układu kontrolującego i przełączającego zasilanie:


Pobierz ppt "Wykorzystanie pamięci półprzewodnikowych. Pamięci 1/19 Mapa pamięci operacyjnej Zależności czasowe Zasilanie układów pamięci."

Podobne prezentacje


Reklamy Google