Pobieranie prezentacji. Proszę czekać

Pobieranie prezentacji. Proszę czekać

Architektura szynowa systemu mikroprocesorowego szyna danych szyna sterująca szyna adresowa µP szyna danych szyna adresowa D7,..., D1, D0 A15,..., A1,

Podobne prezentacje


Prezentacja na temat: "Architektura szynowa systemu mikroprocesorowego szyna danych szyna sterująca szyna adresowa µP szyna danych szyna adresowa D7,..., D1, D0 A15,..., A1,"— Zapis prezentacji:

1 Architektura szynowa systemu mikroprocesorowego szyna danych szyna sterująca szyna adresowa µP szyna danych szyna adresowa D7,..., D1, D0 A15,..., A1, A0 MSBLSB D A

2 Wielkość (rozmiar) przestrzeni adresowej Wielkość przestrzeni adresowej to liczba jednostek informacji, które jest w stanie zaadresować mikroprocesor. Jednostki służące do określania wielkości przestrzeni adresowej: bit – jednostka podstawowa (przyjmuje wartości 0 lub 1) bajt – 8 bitów słowo – jednostka zależna od konstrukcji danego procesora Wielokrotności: K (kilo):1024 (2 10 ) M (mega): = 1024 x 1024 (2 20 ) G (giga): = 1024 x 1024 x 1024 (2 30 )

3 Wielkość (rozmiar) przestrzeni adresowej Przykład 1: Procesor o 8-bitowej szynie danych i 16-bitowej szynie adresowej może zaadresować 2 16 = 2 6 x 2 10 = 64K słów = słów 1 słowo = 1 bajt, a więc może zaadresować 64 KB Przykład 2: Procesor o 16-bitowej szynie danych i 20-bitowej szynie adresowej może zaadresować 2 20 = 1M słów 1 słowo = 2 bajty, a więc może zaadresować 2 MB

4 Przebieg operacji zapisu µP D A WR

5 Dołączanie układów wyjściowych µP D A WR = = CK1 CK D A WR CK1 CK

6 Przebieg operacji odczytu µP D A RD

7 Dołączanie układów wejściowych µP D A RD = = OE1 OE D A RD OE1 OE

8 Zapis szesnastkowy A B F 3AE3h

9 Dekodery adresowe – pełne dekodowanie µP D A RD A układ 1 układ 2 FFFEh FFFFh

10 Dekodery adresowe – niepełne dekodowanie µP D A RD A układ 1 układ 2 XX...X1 XX...X0 układ 1 układ h 0001h FFFEh FFFFh 0002h FFFCh FFFDh 1 2

11 Dekodery adresowe – niepełne dekodowanie µP D A RD A15 A układ 1 układ 2 1X...XX 0X...XX układ 1 układ – – układ 1 układ h 7FFFh 8000h FFFFh

12 Układy pamięci A13 A0 OE D7D0 pamięć tylko do odczytu (ROM) pamięć do odczytu i zapisu (RAM) A13 A0 OE D7D0 WR CS Układy pamięci mają wbudowane dekodery adresu dla poszczególnych komórek

13 Dołączanie układów pamięci µP D7 A13 RD A13 A0 CS OE D7D0 A0 A14 A15 D0 0000h 4000h 8000h C000h (00x..x) (11x..x) (10x..x) (01x..x)

14 Dołączanie układów pamięci – niepełne dekodowanie µP D7 A13 RD A13 A0 CS OE D7D0 A13 A0 CS OE D7D0 A0 A14 A15 D h 4000h 8000h C000h (00x..x) (11x..x) (10x..x) (01x..x)

15 Przykład dołączenia układów pamięci i układów wejściowych µP D7 A13 RD A13 A0 CS OE D7D0 A13 A0 CS OE D7D0 A0 A14 A15 D h 4000h 8000h C000h (00x..x) (01x..x) (1xx..x)

16 Rozdzielone przestrzenie adresowe pamięci i układów we/wy W niektórych mikroprocesorach występują tzw. oddzielne przestrzenie adresowe pamięci oraz układów wejścia-wyjścia. W mikroprocesorach tych występują: oddzielne linie sterujące dla pamięci i układów we-wy oddzielne zestawy instrukcji do adresowania pamięci oraz układów we-wy

17 Rozdzielone przestrzenie adresowe pamięci i układów we/wy µP D A MEMR MEMW IOR IOW ALBO µP D A RD WR IO/M

18 2 Rozdzielone przestrzenie adresowe pamięci i układów we/wy µP D7 A13 MEMR A13 A0 CS OE D7D0 A13 A0 CS OE D7D0 A0 A14 A15 D h 4000h 8000h C000h (00x..x) (01x..x) (11x..x) IOR 1 (10x..x)

19 Multipleksowana szyna adresów i danych W celu zmniejszenia liczby wyprowadzeń mikroprocesora, producenci czasem stosują multipleksowaną szynę adresów i danych. W mikroprocesorach tych występują: wyprowadzenia poprzez które naprzemiennie wyprowadzany jest adres lub dane specjalny sygnał informujący o rodzaju przesyłanej informacji (adres czy dane)

20 µP AD7-AD0 A15-A8 RD WR Multipleksowana szyna adresów i danych ALE

21 µP AD7-AD0 A15-A8 RD WR Multipleksowana szyna adresów i danych ALE D7-D0 A15-A8 LE IO

22 jednostka centralna (CPU, µP) System mikroprocesorowy pamięć układy we-wy szyna danych szyna adresowa szyna sterująca

23 Elementy składowe systemu mikroprocesorowego Jednostka centralna: sterowanie pracą całego systemu pobieranie instrukcji z pamięci wykonywanie pobranych instrukcji

24 Elementy składowe systemu mikroprocesorowego Pamięć: przechowywanie instrukcji programu przechowywanie danych

25 Elementy składowe systemu mikroprocesorowego Układy wejścia-wyjścia: pobieranie informacji ze środowiska zewnętrznego (odczyt informacji wprowadzanych przez użytkownika, odczyt stanu sterowanego obiektu) wysyłanie informacji do środowiska zewnętrznego (wyświetlanie informacji dla użytkownika, sterowanie obiektem)

26 Mikrokontroler (mikrokomputer jednoukładowy) pamięć układy we-wy Mikrokontroler jednostka centralna (CPU, µP) szyna danych szyna adresowa szyna sterująca

27 Mikrokontroler jednostka centralna (CPU, µP) Mikrokontroler (mikrokomputer jednoukładowy) pamięć programu układy we-wy szyna danych szyna adresowa szyna sterująca pamięć danych


Pobierz ppt "Architektura szynowa systemu mikroprocesorowego szyna danych szyna sterująca szyna adresowa µP szyna danych szyna adresowa D7,..., D1, D0 A15,..., A1,"

Podobne prezentacje


Reklamy Google