Pobierz prezentację
Pobieranie prezentacji. Proszę czekać
2
TECHNOLOGIE MIKROELEKTRONICZNE Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) PROCES TECHNOLOGICZNY WYTWARZANIA STRUKTUR PÓŁPRZEWODNIKOWYCH
3
TECHNOLOGIE MIKROELEKTRONICZNE Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TRANZYSTOR BIPOLARNY
4
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TRANZYSTOR BIPOLARNY n-p-n BAZA KOLEKTOR EMITER p-n-p BAZA KOLEKTOR EMITER TECHNOLOGIE MIKROELEKTRONICZNE
5
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TRANZYSTOR BIPOLARNY KONSTRUKCJA EE C B (KOLEKTOR) (EMITER) (BAZA) n p p C B (KOLEKTOR) (EMITER) (BAZA) n n p TECHNOLOGIE MIKROELEKTRONICZNE
6
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TRANZYSTOR BIPOLARNY tranzystor ostrzowy - konstrukcja EC B p n+
7
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TRANZYSTOR BIPOLARNY TRANZYSTOR OSTRZOWY - KONSTRUKCJA Bazą tranzystora „ostrzowego” jest materiał półprzewodnikowy (krzem, german). Obszary emitera i kolektora tworzą się na styku metal-półprzewodnik. Tranzystor cechujący się dużą częstotliwością graniczną (rzędu 10 MHz) ale też dużą niestabilnością parametrów TECHNOLOGIE MIKROELEKTRONICZNE
8
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TRANZYSTOR BIPOLARNY Zdjęcie pierwszego działającego tranzystora skonstruowanego w Bell Laboratories w 1947 r. TECHNOLOGIE MIKROELEKTRONICZNE
9
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TRANZYSTOR BIPOLARNY TRANZYSTOR STOPOWY - KONSTRUKCJA E C B ind n p TECHNOLOGIE MIKROELEKTRONICZNE
10
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TRANZYSTOR BIPOLARNY TRANZYSTOR STOPOWY - KONSTRUKCJA W płytkę germanową, stanowiącą bazę tranzystora wtapiano kontakty emitera i kolektora TECHNOLOGIE MIKROELEKTRONICZNE
11
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TRANZYSTOR BIPOLARNY TRANZYSTOR WYCIĄGANY - KONSTRUKCJA E B C p n n TECHNOLOGIE MIKROELEKTRONICZNE
12
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TRANZYSTOR BIPOLARNY TRANZYSTOR WYCIĄGANY - KONSTRUKCJA Zmianę typu przewodnictwa poszczególnych warstw uzyskiwano już w trakcie wyciągania monokryształu TECHNOLOGIE MIKROELEKTRONICZNE
13
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TRANZYSTOR BIPOLARNY TRANZYSTOR MESA - KONSTRUKCJA EB C p p n TECHNOLOGIE MIKROELEKTRONICZNE
14
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TRANZYSTOR BIPOLARNY TRANZYSTOR MESA - KONSTRUKCJA W bazę tranzystora wtapiano lub wdyfundowano obszar emitera. Wielkość obszaru bazy określano w procesie selektywnego trawienia TECHNOLOGIE MIKROELEKTRONICZNE
15
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TRANZYSTOR BIPOLARNY TRANZYSTOR PLANARNY - KONSTRUKCJA EB C n+ n p SiO 2 TECHNOLOGIE MIKROELEKTRONICZNE
16
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TRANZYSTOR BIPOLARNY TRANZYSTOR PLANARNY - KONSTRUKCJA Tranzystor planarny wytwarzany jest techniką kolejnych, selektywnych dyfuzji domieszek prowadzonych przez okna wytrawione w maskującej warstwie tlenku SiO 2 TECHNOLOGIE MIKROELEKTRONICZNE
17
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TRANZYSTOR BIPOLARNY TRANZYSTOR EPITAKSJALNO-PLANARNY KONSTRUKCJA EB C n+ n p SiO 2 n+ TECHNOLOGIE MIKROELEKTRONICZNE Si Al
18
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TRANZYSTOR BIPOLARNY TRANZYSTOR EPITAKSJALNO-PLANARNY KONSTRUKCJA EB C n+ n p SiO 2 n+ TECHNOLOGIE MIKROELEKTRONICZNE Si Al emiter
19
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TRANZYSTOR BIPOLARNY TRANZYSTOR EPITAKSJALNO-PLANARNY KONSTRUKCJA EB C n+ n p SiO 2 n+ TECHNOLOGIE MIKROELEKTRONICZNE Si Al emiter baza
20
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TRANZYSTOR BIPOLARNY TRANZYSTOR EPITAKSJALNO-PLANARNY KONSTRUKCJA EB C n+ n p SiO 2 n+ TECHNOLOGIE MIKROELEKTRONICZNE Si Al emiter baza kolektor
21
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TRANZYSTOR BIPOLARNY TRANZYSTOR EPITAKSJALNO-PLANARNY KONSTRUKCJA W strukturze tranzystora epitaksjalno- planarnego uzyskuje się zmniejszenie rezystancji szeregowej kolektora poprzez nałożenie warstwy epitaksjalnej typu „n” na silnie domieszkowane podłoże typu „n+” TECHNOLOGIE MIKROELEKTRONICZNE
22
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TRANZYSTOR EPITAKSJALNO PLANARNY TECHNOLOGIA WYTWARZANIA TECHNOLOGIE MIKROELEKTRONICZNE
23
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TECHNOLOGIA – TRANZYSTOR EPIPLANARNY 1. Wybór materiału wyjściowego – podłoże – silnie domieszkowana fosforem płytka krzemowa n+ TECHNOLOGIE MIKROELEKTRONICZNE Si
24
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TECHNOLOGIA – TRANZYSTOR EPIPLANARNY 2. Osadzanie warstwy krzemu monokrystalicznego na monokrystalicznym podłożu (epitaksja) n+ TECHNOLOGIE MIKROELEKTRONICZNE Si n
25
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TECHNOLOGIA – TRANZYSTOR EPIPLANARNY 2. Wytwarzanie warstwy SiO 2 – utlenianie I n+ n TECHNOLOGIE MIKROELEKTRONICZNE Si SiO 2
26
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TECHNOLOGIA – TRANZYSTOR EPIPLANARNY 3. Fotolitografia I – definiowanie obszaru bazy n+ n TECHNOLOGIE MIKROELEKTRONICZNE Si SiO 2
27
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TECHNOLOGIA – TRANZYSTOR EPIPLANARNY 4. Domieszkowanie obszaru bazy – dyfuzja boru n+ n TECHNOLOGIE MIKROELEKTRONICZNE SiO 2 Si
28
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TECHNOLOGIA – TRANZYSTOR EPIPLANARNY 5. Domieszkowanie obszaru bazy – predyfuzja boru n+ n TECHNOLOGIE MIKROELEKTRONICZNE Si SiO 2
29
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TECHNOLOGIA – TRANZYSTOR EPIPLANARNY 6. Domieszkowanie obszaru bazy – redystrybucja n+ n p TECHNOLOGIE MIKROELEKTRONICZNE Si SiO 2 SZKLIWO DOMIESZKOWO-KRZEMOWE
30
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TECHNOLOGIA – TRANZYSTOR EPIPLANARNY 7. Usuwanie warstwy szkliwa domieszkowego n+ n p TECHNOLOGIE MIKROELEKTRONICZNE Si SiO 2
31
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TECHNOLOGIA – TRANZYSTOR EPIPLANARNY 8. Wytwarzanie warstwy SiO 2 - utleniania II n+ n p TECHNOLOGIE MIKROELEKTRONICZNE Si SiO 2
32
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TECHNOLOGIA – TRANZYSTOR EPIPLANARNY 9. Fotolitografia II– definiowanie emiterów n+ n p TECHNOLOGIE MIKROELEKTRONICZNE Si SiO 2
33
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TECHNOLOGIA – TRANZYSTOR EPIPLANARNY 10. Domieszkowanie – dyfuzja fosforu n+ n p TECHNOLOGIE MIKROELEKTRONICZNE Si SiO 2
34
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TECHNOLOGIA – TRANZYSTOR EPIPLANARNY 11. Predyfuzja, formowanie szkliwa domieszkowego n+ n p TECHNOLOGIE MIKROELEKTRONICZNE Si SiO 2
35
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TECHNOLOGIA – TRANZYSTOR EPIPLANARNY 12. Redystrybucja domieszki n+ n p TECHNOLOGIE MIKROELEKTRONICZNE Si SiO 2 SZKLIWO DOMIESZKOWO-KRZEMOWE
36
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TECHNOLOGIA – TRANZYSTOR EPIPLANARNY 13. Usuwanie warstwy szkliwa domieszkowego n+ n p TECHNOLOGIE MIKROELEKTRONICZNE SiO 2 Si
37
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TECHNOLOGIA – TRANZYSTOR EPIPLANARNY 14. Wytwarzanie warstwy SiO 2 – utlenianie III n+ n p TECHNOLOGIE MIKROELEKTRONICZNE Si SiO 2
38
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TECHNOLOGIA – TRANZYSTOR EPIPLANARNY 15. Fotolitografia III – definiowanie okien kontakt. n+ n p TECHNOLOGIE MIKROELEKTRONICZNE Si SiO 2
39
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TECHNOLOGIA – TRANZYSTOR EPIPLANARNY 16. Metalizacja górnej strony płytki n+ n p TECHNOLOGIE MIKROELEKTRONICZNE Si SiO 2 Al
40
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TECHNOLOGIA – TRANZYSTOR EPIPLANARNY 17. Fotolitografia IV – definiująca kształt kontaktu n+ n p TECHNOLOGIE MIKROELEKTRONICZNE Si SiO 2
41
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TECHNOLOGIA – TRANZYSTOR EPIPLANARNY Struktura tranzystora epiplanarnego n+ n p KOLEKTOR EMITER BAZA TECHNOLOGIE MIKROELEKTRONICZNE SiO 2 Al
42
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TECHNOLOGIA – TRANZYSTOR EPIPLANARNY Struktura tranzystora epiplanarnego KOLEKTOR EMITER BAZA Kontakt bazy Kontakt emtera B EE TECHNOLOGIE MIKROELEKTRONICZNE n+ n p
43
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TECHNOLOGIA – TRANZYSTOR EPIPLANARNY 18. Cięcie struktur i łamanie LASER płytka Si chip TECHNOLOGIE MIKROELEKTRONICZNE
44
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TECHNOLOGIA – TRANZYSTOR EPIPLANARNY 19. Dołączanie struktur do obudowy n+ n p podstawka Au EMITER BAZA KOLEKTOR TECHNOLOGIE MIKROELEKTRONICZNE Al
45
TECHNOLOGIE MIKROELEKTRONICZNE Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TRANZYSTOR POLOWY
46
TECHNOLOGIE MIKROELEKTRONICZNE Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TRANZYSTOR POLOWY Tranzystor polowy z izolowaną bramką z kanałem wzbogacanym E-MOSFET n-kanałowy BRAMKA DREN ŹRÓDŁO p-kanałowy BRAMKA DREN ŹRÓDŁO
47
TECHNOLOGIE MIKROELEKTRONICZNE Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TRANZYSTOR POLOWY – EMOSFET n, p - kanałowy D S G n+ D S G p+ p-kanałowyn-kanałowy podłoże typ p podłoże typ n kanał nKanał p
48
TECHNOLOGIE MIKROELEKTRONICZNE Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl) TECHNOLOGIA TRANZYSTORA POLOWEGO E-MOS Z KANAŁEM TYPU N
49
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl)r MOS-FET NMOS/LOCOS 1. Wybór materiału podłożowego – krzem typ p Si typ p TECHNOLOGIE MIKROELEKTRONICZNE
50
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl)r MOS-FET NMOS/LOCOS 2. Osadzanie warstwy azotku krzemu Si 3 N 4 Si typ p warstwa Si 3 N 4 <100nm TECHNOLOGIE MIKROELEKTRONICZNE
51
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl)r MOS-FET NMOS/LOCOS 3. Fotolitografia I – definiująca kształt warstwy Si 3 N 4 Obszar krzemu zabezpieczony przed utlenieniem Si 3 N 4 - maska Si typ p TECHNOLOGIE MIKROELEKTRONICZNE
52
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl)r MOS-FET NMOS/LOCOS 4. Wytwarzanie warstwy „tlenku polowego”, warstwy SiO 2 o dużej grubości Si typ p SiO 2 tlenek polowy d>1μm „podgięcie” warstwy TECHNOLOGIE MIKROELEKTRONICZNE
53
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl)r MOS-FET NMOS/LOCOS 5. Fotolitografia II definiująca szerokość kanału i określająca obszary źródła i drenu Si typ p SiO 2 Szerokość kanału TECHNOLOGIE MIKROELEKTRONICZNE
54
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl)r MOS-FET NMOS/LOCOS 6. Wytwarzanie obszarów źródła i drenu – dyfuzja fosforu Si typ p SiO 2 TECHNOLOGIE MIKROELEKTRONICZNE
55
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl)r MOS-FET NMOS/LOCOS 7. Fotolitografia II definiująca szerokość kanału i określająca obszary źródła i drenu SiO 2 Si typ p n+ TECHNOLOGIE MIKROELEKTRONICZNE
56
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl)r MOS-FET NMOS/LOCOS 8. Wytwarzanie warstwy SiO 2 o dużej grubości n+ SiO 2 Si typ p d=0.5μm TECHNOLOGIE MIKROELEKTRONICZNE
57
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl)r MOS-FET NMOS/LOCOS 9. Usunięcie warstwy azotku krzemu Si 3 N 4 SiO 2 Si typ p n+ TECHNOLOGIE MIKROELEKTRONICZNE
58
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl)r MOS-FET NMOS/LOCOS 10. Wytworzenie warstwy tlenku bramkowego SiO 2 tlenek „bramkowy” cienka warstwa SiO 2 o doskonałej jakości n+ SiO 2 Si typ p TECHNOLOGIE MIKROELEKTRONICZNE
59
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl)r MOS-FET NMOS/LOCOS 11. Fotolitografia III – definiująca okna kontaktowe n+ Si typ p SiO 2 TECHNOLOGIE MIKROELEKTRONICZNE
60
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl)r MOS-FET NMOS/LOCOS 12. Metalizacja – parowanie aluminium (Al) SiO 2 n+ Si typ p Al TECHNOLOGIE MIKROELEKTRONICZNE
61
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl)r MOS-FET NMOS/LOCOS 13. Fotolitografia IV – definiująca kształt kontaktów n+ SiO 2 Si typ p Al TECHNOLOGIE MIKROELEKTRONICZNE
62
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl)r MOS-FET NMOS/LOCOS 14. Struktura tranzystora NMOSFET/LOCOS SiO 2 n+ Si typ p Al ŹRÓDŁODREN BRAMKA D G S indukowany kanał typu n TECHNOLOGIE MIKROELEKTRONICZNE
63
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl)r OPERACJE TECHNOLOGICZNE TECHNOLOGIE MIKROELEKTRONICZNE
64
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl)r OPERACJE TECHNOLOGICZNE TECHNOLOGIE MIKROELEKTRONICZNE WYBÓR I PRZYGOTOWANIE PODŁOŻA KRZEM MONOKRYSTALICZNY KRZEM MULTIKRYSTALICZNY
65
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl)r OPERACJE TECHNOLOGICZNE TECHNOLOGIE MIKROELEKTRONICZNE WYTWARZANIE WARSTW EPITAKSJALNYCH WARSTWA EPITAKSJALNA
66
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl)r OPERACJE TECHNOLOGICZNE TECHNOLOGIE MIKROELEKTRONICZNE WYTWARZANIE WARSTW DIELEKTRYCZNYCH WARSTWA DIELEKTRYCZNA
67
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl)r OPERACJE TECHNOLOGICZNE TECHNOLOGIE MIKROELEKTRONICZNE FOTOLITOGRAFIA EMULSJA FOTOLITOGRAFICZNA
68
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl)r OPERACJE TECHNOLOGICZNE TECHNOLOGIE MIKROELEKTRONICZNE FOTOLITOGRAFIA EMULSJA FOTOLITOGRAFICZNA
69
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl)r OPERACJE TECHNOLOGICZNE TECHNOLOGIE MIKROELEKTRONICZNE DOMIESZKOWANIE ATMOSFERA DOMIESZKUJĄCA DOMIESZKA WNIKA W ODSŁONIĘTE OBSZARY PÓŁPRZEWODNIKA
70
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl)r OPERACJE TECHNOLOGICZNE TECHNOLOGIE MIKROELEKTRONICZNE METALIZACJA
71
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl)r OPERACJE TECHNOLOGICZNE TECHNOLOGIE MIKROELEKTRONICZNE MONTAŻ
72
Dr inż. Krzysztof Waczyński, Instytut Elektroniki, Politechnika Śląska, Akademicka 16, 44-100 Gliwice (email: Krzysztof.Waczynski@polsl.pl)r SCHEMAT PROCESU WYTWARZANIA STRUKTUR P.P. TECHNOLOGIE MIKROELEKTRONICZNE PODŁOŻA Si MASKI OCZYSZ- CZANIE PODŁOŻY MYCIE UTLENIANIE FOTOLITO- GRAFIA DOMIE- SZKO- WANIE METALI- ZACJA KONTAK- TÓW POMIARY ELEKTRY- CZNE MONTAŻ TESTY KOŃCOWE
Podobne prezentacje
