Technika CMOS Tomasz Sztajer kl. 4T

CMOS (komplementarne MOS) – są to układy scalone głównie cyfrowe, składające się z tranzystorów MOS o przeciwnym typie przewodnictwa i połączonych w taki sposób żeby przy danym stanie logicznym przewodził tylko jeden tranzystor. W tego typu układach przy pracy statycznej układ pobiera tylko niewielką moc potrzebna do włączenia tranzystora, a prąd ze źródła płynie tylko w momencie przełączania. Duża zaleta takich układów jest ich mały rozmiar, w nowoczesnych układach jeden tranzystor zajmuje mniej niż 1 µm². Układy CMOS stosuje się w bardzo wielu urządzeniach takich jak zegarki, kalkulatory, układy mikroprocesorowe i pamięciowe. Mikroskopowy obraz układu scalonego

Do rodziny układów logicznych CMOS zaliczamy: HC - (High-speed CMOS) AHC - (Advanced HC) AC - (Advanced CMOS) LV - (Low Voltage HCMOS) LVC - (Low Voltage CMOS) ALVC (Advanced Very-LV CMOS) AVC - (Advanced Very Low Voltage CMOS) AUC (Advanced Ultra-LVbCMOS)

Parametry bramek CMOS i porównanie z układami TTL Rodzina TTL Rodzina CMOS LS, ALS, F 4000B 74HC, 74HCT 74AHC, 74AHCT 74AC, 74ACT Napięcie zasilania [V] 5 ±5-10% 3-18 2-6 2-5,5 Moc strat [mW] 1-5,5 0,001 0,0025 Czas propagacji [ns] 3,5-9 125 8 5,2 3 Max. częstotliwość pracy [MHz] 33-150 4 50 115 160 Prąd wyjściowy stanu wysokiego [mA] 0,4-1 2,1 (2,5V) 6 (4,5V) 8 (4,5V) 24 (3,8V) niskiego [mA] -8 - -20 -0,44 (0,4V) -6 (0,4V) -8 (0,4V) -24 (0,4V) Prąd wejsciowy stanu wysokiego [μA] 20 0,1 1 Prąd wejściowy stanu niskiego [μA] 200-600

Budowa podstawowych bramek CMOS oraz zasada ich działania Podstawowym układem CMOS jest inwerter, składający się z dwóch komplementarnych tranzystorów polowych typu MOS, pracujących jako przełączniki. Włączony tranzystor polowy zachowuje się jak rezystor o małej wartości rezystancji zwierąjący sygnał do właściwej szyny zasilającej. W każdym z dwóch możliwych stanów logicznych przewodzi tylko jeden tranzystor układu.

Charakterystyki przejściowe inwertera CMOS I - T1 nienasycony,T2 odcięty II - T1 nienasycony, T2 nasycony III - T1 nasycony,T2 nasycony IV - T1 nasycony,T2 nienasycony V - T1 odcięty, T2 nienasycony

Bramka typu NAND Wszystkie wejścia muszą być w stanie wysokim, aby włączyć połączone szeregowo tranzystory N (występujące tu w roli przełącznika) oraz wyłączyć tranzystory obciążające P. Wymusza to na wyjściu stan niski. Dodając kolejne tranzystory łatwo jest zbudować bramkę o dowolnej ilości wejść.

Wady układów CMOS Wejścia CMOS są wrażliwe na zniszczenie przez ładunki elektrostatyczne. Współczesne układy z bramkami krzemowymi. HC i AC - są bardziej odporne na zniszczenie niż inne z bramkami metalowymi. Wartości napięć progowych układów CMOS maja bardzo duże różnice, co jest przyczyna kłopotów w przypadku stosowania w układzie impulsów zegarowych o wolno zmiennych zboczach. Dotyczy to przede wszystkim układów, w których używa się powolnych elementów CMOS, typu 4000B lub 74C. Sterowanie elementów tego typu impulsami o wolno narastających zboczach może nawet powodować wielokrotne przerzuty na ich wyjściach. Wszystkie nie używane wejścia układów CMOS, nawet te należące do nie wykorzystanych bramek, musza być dołączone do źródła niskiego lub wysokiego poziomu logicznego. Układy CMOS są bardzo wrażliwe na napięcia sterujące wyższe od napięcia zasilającego. Jeśli napięcie wejściowe przewyższa o kilka woltów napięcie zasilające dochodzi do przegrzania się układu i jego spalenia. Dużym problemem może okazać się brak zasilania bramki CMOS chociaż bramka może pracować prawidłowo. Dzieje się tak dlatego, że układ jest zasilany, poprzez jedno ze swoich wejść logicznych, przez diodę zabezpieczającą. W przypadku układu wielo bramkowego przez dłuższy czas taka sytuacja może nie powodować żadnych problemów, gdy jednak na wszystkich wejściach układu jednocześnie pojawi się stan niski, wtedy układ przestaje być zasilany i przestaje prawidłowo działać.

KONIEC Żródła: http://pl.wikipedia.org/wiki/CMOS http://www.dzyszla.aplus.pl/download-22.html