wykład 1. Wstęp http://physics.uwb.edu.pl/labfiz/laboratorium.html A.Skorupski „Podstawy budowy i działania komputerów” (Warszawa 2000) J.Biernat „Architektura komputerów” (Wrocław 2001) K.Wojtuszkiewicz „Urządzenia techniki komputerowej – część I” (Warszawa 1999) K.Wojtuszkiewicz „Urządzenia techniki komputerowej – część II” (Warszawa 2000) W.Stallings „Organizacja i architektura systemu komputerowego” (Warszawa 2000) B.Chalk „Organizacja i architektura komputerów” (Warszawa 1998) P.Metzger, A.Jełowicki „Anatomia PC” Helion 1997 http://physics.uwb.edu.pl/labfiz/laboratorium.html

wykład 2. Kombinacyjne układy cyfrowe

Σ Schemat logiczny tablica stanów symbol graficzny A B A B C S 1 A B S 1 Rys 2.1. Sumator

Σ Yi = Ai + Bi + Ci Ci+1 = Ai Bi + Ai Ci + Bi Ci Yi+1 Ci+1 A B S Ci+1 Ci Układ realizuje dodawanie trzech bitów Yi = Ai + Bi + Ci Ci+1 = Ai Bi + Ai Ci + Bi Ci 00 01 11 10 1 Ai Bi Ci 00 01 11 10 1 Ai Bi Ci 1 1 Yi+1 Ci+1 Rys 2.2. Sumator jednobitowy

III Schemat logiczny symbol graficzny A > B A B A = B A < B Rys 2.3. Komparator

dekoder trzywejściowy koder trzybitowy x0 x1 x2 y0 y7 E y0 y1 y2 x0 x7 EO GS PE Rys 2.4. Dekoder/Koder

Multiplekser 4-bitowy (4x1) E S0 S1 y x0 x3 Demultiplekser 4-bitowy (1x4) E S0 S1 X y0 y3 Rys 2.5. Multiplekser

wykład 3. Sekwencyjne układy cyfrowe

R S Qn+1 Qn 1 - schemat logiczny tablica prawdy symbol graficzny R S Q Qn 1 - R S Q wyjście proste wyjście zanegowane Q R S - stan zabroniony Rys 3.1. Przerzutnik RS (asynchroniczny)

schemat logiczny wykres czasowy symbol graficzny Q CLK R CLK S Q R S Q CLK Rys 3.2. Przerzutnik RS (synchroniczny)

J K Qn+1 Qn 1 tablica prawdy symbol graficzny Q J K Qn 1 J K Q CLK Rys 3.3. Przerzutnik JK

D Qn+1 Qn 1 schemat logiczny tablica prawdy symbol graficzny D CLK Q D Qn 1 D CLK Q D CLK S R Q Rys 3.4. Przerzutnik D

T Qn+1 Qn 1 schemat logiczny tablica prawdy symbol graficzny T CLK Q T Qn 1 T CLK J K Q Rys 3.5. Przerzutnik T

Symbol graficzny Tablica prawdy we wy 1 x z we wy ENABLE 1 x z z – stan wysokiej impedancji Rys 3.6. Bramki trójstanowe

P1 P2 P3 P4 Q1 Q2 Q3 Q4 rejestr czterobitowy D1 D2 D3 D4 Q1 Q2 Q3 Q4 PRS CLKCLR P1 P2 P3 P4 Odczyt i zapis odbywają się w sposób równoległy. rejestr czterobitowy D1 D2 D3 D4 CLKCLRPRS REJESTR Q1 Q2 Q3 Q4 Rys 3.7. Rejestry

Q1 Q2 Q3 Q4 WE CLK P1 P2 P3 P4 WY 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 we stan wy Rys 3.8. Rejestr przesuwający

CEP – wejście umożliwiające zliczanie CEP CET CLK LD CLR licznik czterobitowy TC Q0 Q1 Q2 Q3 D0 D1 D2 D3 CEP – wejście umożliwiające zliczanie CET – umożliwiające przeniesienia TC – służy do łączenia liczników LD – wejście sterujące Rys 3.9. Liczniki

- Licznik następnikowy – kolejność stanów w kodzie binarnym zmienia się od 0 do 7 CK Q CLK Q1 Q2 Q3 T CK Q CLK Q1 Q2 Q3 - Licznik poprzednikowy– kolejność stanów w kodzie binarnym zmienia się od 7 do 0 Rys 3.10. Liczniki

wykład 4. Mikroprocesor

CPU ROM RAM I/O AB DB CB Rys 4.1. System mikroprocesorowy

dane wynik EU program IR zewn. sygnały ster. D CU ALU - jednostka wykonawcza - jednostka sterująca dane program IR D Układ sterowania wynik zewn. sygnały ster. rejestry A F B C D E H L Rys 4.2. Schemat blokowy mikroprocesora

Rys 4.3. Cykle pracy mikroprocesora pobranie rozkazu wysłanie adresu rozkazu dekodo-wanie rozkazu obliczenie adresu argumentuI obliczenie adresu argumentuII pobranie argumentuI pobranie argumentuII wykonanie rozkazu zapis wyniku obliczenie adresu przezna-czenia Rys 4.3. Cykle pracy mikroprocesora

MEM rejestr Kod operacji Kod rozkazu Argument Rys 4.4. Adresowanie natychmiastowe Kod operacji Adres Kod rozkazu Argument MEM Rys 4.5. Adresowanie bezpośrednie Kod operacji Określ. rejestru Kod rozkazu Argument rejestr Rys 4.6. Adresowanie rejestrowe

 MEM rejestr MEM rejestr Kod operacji Kod rozkazu Argument Adres Określ. rejestru Kod rozkazu Argument MEM Adres rejestr Rys 4.7. Adresowanie pośrednie  Kod operacji Określ. rejestru Kod rozkazu Argument MEM Wartość rejestr Przemiesz-czenie Rys 4.8. Adresowanie indeksowe

wykład 5. Pamięci

DB AB R/W# CS# MEM M - pojemność pamięci, n - długość słowa przez, m - ilość linii adresowych M = n x 2m R/W# CS# dane adres Organizacja – bitowa, 32x1b R/W# CS# dane adres Organizacja – bajtowa, 4x1B Rys 5.1. Organizacja pamięci

Zwiększanie długości słowa 2. Zwiększanie ilości słów AB DB AB DB Rys 5.2. Łączenie układów

WE# - zezwolenie na zapis informacji OE# - zezwolenie na odczyt AB RAS# CAS#WE#OE#CE# MEM DB WE# - zezwolenie na zapis informacji OE# - zezwolenie na odczyt CE# - równoważny CS# RAS# i CAS# - związane z wprowadzeniem adresu do pamięci Rys 5.3. Obsługa DRAM

AB RZW DW DK RZK DW – dekoder wierszy DK – dekoder kolumn RAS# CAS# RZW DW DK RZK DW – dekoder wierszy DK – dekoder kolumn RZW – rejestr zatrzaskowy adresu wiersza RZK – rejestr zatrzaskowy adresu kolumny Rys 5.4. Sposób adresowania w DRAM

wykład 6. Urządzenia zewnętrzne

UZ rejestr buforu układ sterowania rejestr stanu dane sygnały sterowania adres INT INTA RO WR Rys 6.1. Struktura interfejsu

Złącze tablicy rozdzielczej Przetwornik A-C 1 Przetwornik A-C Przetwornik C-A 1 Przetwornik C-A Port 8 bitów B Port 8 bitów A Port 8 bitów C Licznik/zegar 2 Licznik/zegar Licznik5zegar 1 Oscylator kwarcowy Układ sterowania zapisem i odczytem oraz dekoder adresowy Magistrala zewnętrzna 1 2 5 przerwania 6 3 4 Złącze tablicy rozdzielczej Rys 6.2. Schemat LPT

Rys 6.3. Schemat COM

Sterownik głównego kontrolera USB Sterownik USB Sterownik głównego kontrolera USB Główny kontroler USB urządzenia USB System operacyjny Rys 6.4. Schemat magistrali USB

Lampa obrazowa (kineskop) Katody Cewki odchylające Rys 6.5. Kineskop

D X Y 23 linie 8048 Zasada działania myszy Układ logiczny klawiatury multiplekser Zegar Dane RESET 8048 DB Układ logiczny klawiatury Zasada działania myszy X Y Rys 6.6. Klawiatura, mysz

igłowa laserowa atramentowa UŁ UR _ laser + UCz atrament membrana toner laser Mechanizm utrwalający laserowa membrana kropla atramentu atrament nagrzewanie atramentowa Rys 6.7. Drukarki

D skanowany obraz obraz PC kamera CCD PC obraz układ elektroniczny przesuw Rys 6.8. Skaner D interfejs PC kamera CCD obraz Rys 6.9. Kamera wideo

Interfejs linii telefon. PC linia tel RS 232C (lub USB) sterownik interfejsu MCP MAP Bufor pamięci Interfejs linii telefon. Rys 6.10. Modem