Podstawowe bramki logiczne WZ ZiIP Temat i plan wykładu Jakub Dawidziuk Podstawowe bramki logiczne Elementarne funkcje logiczne, symbole Struktura bramek bipolarnych, CMOS i BiCMOS Parametry bramek Rodziny układów cyfrowych Bramki transmisyjne Elastyczność łączeniowa bramek

Tranzystor jako łącznik

Łącznik elektroniczny Łącznik tranzystorowy NOT

Definicja czasów przełączania

Zakłócenia w systemie cyfrowym Zakłóceniami nazywamy niepożądane sygnały elektryczne występujące na połączeniach w systemie. Powstają one na wskutek przełączania bramek, a przenoszone są poprzez promieniowanie elektromagnetyczne albo przez związane z przełączaniem fluktuacje napięcia zasilającego. Źródło zakłóceń może być poza systemem. Układy cyfrowe muszą być niewrażliwe na zakłócenia o pewnym poziomie i powinny pracować poprawnie przy ich występowaniu. Margines zakłóceń jest wartością zakłóceń, które nie powodują błędnej pracy elementów systemu. Jest to dopuszczalna wartość napięcia zakłóceń, wyznaczona z różnicy odpowiednich gwarantowanych wartości napięć wyjściowych bramki i akceptowanych dla danych stanów logicznych wartości stanów wejściowych.

Źródła zakłóceń napięcia zasilającego, uziemieniowe, przesłuchowe w liniach transmisyjnych, odbiciowe w liniach transmisyjnych, zewnętrzne.

Problemy z zakłóceniami

… zakłócenie utrudnia (nie pozwala) wychwycenie niewielkich różnic pomiędzy sygnałami np. między 3,1 V a 3,2 V

System cyfrowy

Sygnał bez szumu (zakłóceń)

Sygnał z szumem (zakłóceniami)

System cyfrowy Lepsza odporność na zakłócenia. Wielkość marginesu zakłóceń decyduje o odporności na zakłócenia.

Napięcie progów i wartości logiczne

Napięcie progów i wartości logiczne

Projektanci układów logicznych nie muszą przejmować się o co jest wewnątrz bramki.

Marginesy zakłóceń ULI max -ULO max - margines zakłóceń stanu niskiego Marginesy zakłóceń wskazują, jaki poziom zakłóceń nie spowoduje błędnego odczytu sygnału wejściowego w najgorszym przypadku. ULI max -ULO max - margines zakłóceń stanu niskiego UHO min -UHI min - margines zakłóceń stanu wysokiego CMOS UDD = + 5 V

Napięcia progowe i odporność na zakłócenia

Poziomy logiczne TTL UZaś = +5 V CMOS UZaś = + 5 V ECL UZaś = - 5,2 V

Definicja bramki logicznej Bramki – scalone układy elektroniczne realizujące funkcje algebry Boole’a.

Modele prostych funktorów logicznych Uzaś>+3V Uzaś>+3V A B NOR AND Uzaś>+3V A B NOT

Definicje

Klasy układów cyfrowych TTL (Transistor – Transistor - Logic) – układy TTL, ECL (Emiter – Coupled Logic) – układy o sprzężeniu emiterowym, MOS (Metal – Oxide - Semiconductor) – układy MOS, CMOS (Complementary MOS) – układy komplementarne MOS, BiCMOS (Bipolar CMOS) – układy ,,mieszane”, bipolarne CMOS, I2L (Integrated Injection Logic) – układy iniekcyjne, CTD (Charge Transfer Device) – układy o sprzężeniu ładunkowym, GaAs MESFET – układy GaAs.

Czas życia różnych technologii Układy TTL ustępują miejsca nowszym technologiom CMOS i BiCMOS, zwłaszcza niskonapięciowym (LV – Low Voltage)

Parametry cyfrowych układów cyfrowych Przy projektowaniu urządzeń z cyfrowymi układami scalonymi istotne są następujące parametry: ∗ szybkość działania, ∗ moc strat, ∗ odporność na zakłócenia, ∗ zgodność łączeniowa i obciążalność. Przy konstrukcji systemów cyfrowych powinny być znane właściwości obudów oraz niezawodność cyfrowych układów scalonych.

Oznaczenia napięć i prądów układu cyfrowego UCC - napięcie zasilania, ICC – prąd zasilania, UI (UO) – napięcie wejściowe (wyjściowe)

Szybkość działania – czas propagacji TTL do 500MHz, GaAs do 20GHz, ECL do 5GHz.

Częstotliwości graniczne układów cyfrowych S– bardzo szybka (Schottky) LS- małej mocy, bardzo szybka (Low power Schottky) F– bardzo bardzo szybka (Fast) AS– ulepszona, bardzo szybka (Advanced Schottky) ALS- ulepszona małej mocy, bardzo szybka (Advanced Low power Schottky)

Straty mocy jako funkcja częstotliwości

Średnie straty mocy wsp. dobroci

S – bardzo szybka (Schottky) – 74S, Rodziny bipolarnych układów cyfrowych TTL W technice TTL są produkowane obecnie następujące serie: TTL – standard TTL – 74, S – bardzo szybka (Schottky) – 74S, LS - małej mocy, bardzo szybka (Low Power Schottky) – 74LS, F – bardzo bardzo szybka (Fast) – 74F, AS – ulepszona, bardzo szybka (Advanced Schottky) – 74AS, ALS - ulepszona małej mocy, bardzo szybka (Advanced Low Power Schottky) - 74ALS.

Podstawowe parametry układów TTL Napięcie zasilające +5V (+4,75V do +5,25V), sygnał wyjściowy: H > 2,4V L < 0,4V, sygnał wejściowy: H > 2,0V L < 0,8V, obciążalność 10 – 48, współczynnik dobroci: D=tpP; 5-100 [pJ], maksymalna częstotliwość pracy: TTL (25 MHz), TTL-S (125 MHz) diody Schottky'ego 2x pobór mocy, TTL-LS (33 MHz) trochę mniejszy pobór mocy, TTL-F (150 MHz), TTL-AS (200 MHz) 10x mniejszy pobór mocy w stosunku do TTL, TTL-ALS (50 MHz).

Poziomy napięć układów TTL Wartości gwarantowane poziomów napięć logicznych na wejściu i wyjściu układów TTL, UT – próg przełączania bramki

Parametry serii w rodzinie układów TTL

Bramka NAND z serii standardowej TTL (7400) Y=A*B A B Y=A*B 4k 1,6k 130 1k A B 5V

Charakterystyka przejściowa bramki NAND TTL Charakterystyka przejściowa podstawowej bramki NAND TTL serii standardowej, zależność charakterystyki przejściowej od temperatury

Bramka inwerter NOT 7404 symbol graficzny

Tranzystor Schottky’ego

Charakterystyki przejściowe bramek TTL

Układy z wejściem Schmitta Własności: napięcia progowe oraz histereza, duża odporność na zakłócenia. Zastosowania: przekształcanie wolnozmiennych sygnałów na impulsy o szybkich zboczach, przemiana napięcia sinusoidalnego na prostokątne, redukcja wpływu zakłóceń, proste układy multiwibratorów astabilnych.

Bramka z wejściem Schmitta

Bramka NAND 1/4 7401 z otwartym kolektorem OC Serie 74F38, 74ALS38B symbol graficzny

Sterowanie zewnętrznymi obciążeniami sterowanie obciążeń dołączonych do podwyższonego napięcia, np. można wysterować żarówkę małej mocy, przekaźnik, elektrozawór, silnik prądu stałego, itp. dopuszczalne napięcia wyjściowe do 80V, prądy wyjściowe do 1A

Suma (iloczyn) montażowy Jeśli wyjścia kilku bramek z OC zostaną połączone do wspólnego rezystora otrzymamy układ realizujący tzw. sumę montażową w logice ujemnej (wired-OR): układ zachowuje jak bramka NOR; iloczyn montażowy w logice dodatniej (wired-AND). Linie przerwań magistrali komputerowych, których zadaniem jest sygnalizowanie, że co najmniej jedno urządzenie chce zwrócić na siebie uwagę, wyjścia na magistrale zewnętrzne IEEE-448 (HPIB, GPIB).

Bramki trójstanowe Bramki TTL i CMOS mają na wyjściu wzmacniacz przeciwsobny. Wyjście jest utrzymywane w stanie wysokim lub niskim. Niemal wszystkie układy cyfrowe mają tego typu wyjście, tzn. z obciążeniem aktywnym, ponieważ daje ono małą wartość impedancji wyjściowej. Istnieją jednak sytuacje, w których aktywne obciążenie jest niewygodne. Wyobraźmy system komputerowy, w którym wiele bloków funkcjonalnych musi wymieniać dane. Jednostka centralna, pamięć i różne urządzenia peryferyjne mają wysyłać i odbierać słowa 16-bitowe. Byłoby co najmniej niezręcznie łączyć wszystkie urządzenia między sobą osobnymi,16-przewodowymi kablami. Rozwiązaniem jest tak zwana szyna danych, czyli zespół 16 przewodów dostępnych wszystkim urządzeniom. Rozwiązanie z szyną danych jest podobne do telefonu towarzyskiego: w każdym momencie tylko jedno urządzenie może "mówić" (dostarczać dane), ale wszystkie mogą "słuchać" (odbierać dane). W przypadku stosowania szyny lub kilku szyn tworzących magistralę musi istnieć pewna umowa określająca, kto może mówić, z czego wynika pojawienie się takich określeń jak "arbiter magistrali", "sterownik magistrali" i "szyna sterująca". Szyn nie można sterować sygnałami wyjściowymi bramek, ponieważ nie można odłączyć tych wyjść od wspólnych linii danych (zawsze zachodzi wymuszenie jakiegoś stanu: niskiego lub wysokiego każdej linii). Powstaje zapotrzebowanie na bramki, których obwody wyjściowe mogą być "otwierane" (czyli "rozwierane"). Takie cechy posiadają układy trójstanowe oraz układy z otwartym kolektorem.

Bipolarna bramka trójstanowa (blokada wyjść) UCC=5V T1 T2 T4 T5 A Y OE __ T3 R5 R6 R7 R8 T6 T7 T8 D OE (Output Enable) wejście zezwalające __ OE=L T6=L, T7,T8=zatkane OE=H T7,T8=L T2,T4,T5=zatkane __

Bramka trójstanowa CMOS W wyjścia trójstanowe wyposażone są zarówno bramki i inwertery, jak i wiele innych układów cyfrowych, m.in. liczniki, zatrzaski, rejestry itp. Po uaktywnieniu układ z wyjściem trójstanowym zachowuje się dokładnie tak samo, jak zwykły układ z obciążeniem aktywnym, tzn. jego wyjście jest albo w stanie niskim albo w stanie wysokim. Gdy układ trójstanowy jest nieaktywny, jego wyjście jest odłączone od obwodu obciążającego i wtedy inny układ może przejąć sterowanie tym obwodem. Popatrzmy na układ będący przykładem zastosowania elementu trzystanowego.

Sterowanie szyną danych Konflikty na magistrali eliminuje specjalny układ.

Trójstanowe wzmacniacze logiczne (ang Trójstanowe wzmacniacze logiczne (ang. driver) są układami szeroko stosowanymi do sterowania komputerowymi szynami danych. Każde urządzenie (pamięć, urządzenie zewnętrzne itp.), które chce przekazywać dane na wspólną szynę jest dołączone do tej szyny poprzez bramki trójstanowe (lub poprzez bardziej skomplikowane układy trójstanowe, takie jak rejestry). Obsługa urządzeń dołączonych do wspólnej szyny jest rozwiązana tak sprytnie, że w danej chwili wzmacniacze logiczne tylko jednego urządzenia są aktywne, natomiast wzmacniacze pozostałych urządzeń znajdują się w trzecim stanie (mają otwarte wyjścia). W typowej sytuacji wybrane urządzenie "dowiaduje się", że musi dostarczyć dane na szynę, rozpoznając swój własny adres na liniach adresowych i sterujących. W tym uproszczonym przypadku urządzeniu nadano adres 6. Dekoduje ono adres pojawiający się na liniach A0-A2 i kiedy widzi na liniach adresowych swój adres (tzn. 6) i widzi impuls na linii żądania odczytu (ang. read), umieszcza dane na szynie danych D0-D3. Taki protokół szyny wystarcza w większości prostych systemów. Podobny układ jest wykorzystywany w większości mikrokomputerów. Zwracamy uwagę, że musi istnieć jakiś układ zewnętrzny, który zapewni takie sterowanie urządzeniami z wyjściami trójstanowymi, dołączonymi do wspólnej szyny, aby nie zdarzyło się równoczesne uaktywnienie kilku urządzeń (taki niepożądany przypadek nazywa się formalnie "konfliktem na magistrali"). Wszystko jest w porządku tak długo, jak długo każde urządzenie reaguje tylko na swój własny, różny od innych, adres.

Przykłady obudów bramek TTL

Układy scalone rodziny CMOS KRÓTKI OPIS RODZINY CMOS komplementarne tranzystory PMOS i NMOS bez rezystorów bardzo mała moc strat w stanie statycznym i przy małych częstotliwościach praca przy obniżonym napięciu zasilania 3,3 V (± 0,3 V), 2,5 V (±0,2 V), 1.8V (±0.15V), a nawet 0.8V np. straty mocy P=U2/R przy 5V i 3,3 V 52 / 3,32 ≈ 2,3 raza większą szybkość działania niż układy pięciowoltowe znaczne zmniejszenie moc strat przy większych częstotliwościach niższy poziom generowanych zakłóceń elektromagnetycznych i elektrycznych wyższa niezawodność pracy.

Układy scalone rodziny CMOS Układy CMOS można ogólnie podzielić na cztery kategorie: ∗ Układy do zastosowań masowych, o niewielkiej szybkości działania (układy zegarkowe, nie programowalne układy kalkulatorowe z napięciem zasilania 0.8 V ÷ 1,5 V). ∗ Układy programowalne (takie jak układy PLD i FPGA) i specjalizowane (ASIC). ∗ Uniwersalne układy cyfrowe LSI i VLSI, głównie układy mikroprocesorowe i pamięciowe. ∗ Uniwersalne układy cyfrowe SSI i MSI, stanowiące funkcjonalne odpowiedniki układów TTL.

Rodziny układów cyfrowych CMOS

Parametry układów CMOS i TTL

Parametry układów CMOS rodzin trzywoltowych

Budowa bramek scalonych Chociaż bramki w wersjach TTL i CMOS spełniają tę samą funkcję logiczną to wartości poziomów logicznych, szybkość, moc zasilania, prądy wejściowe itp. różnią się znacznie w obu przypadkach. Należy być ostrożnym, gdy zamierza się używać równocześnie obu rodzajów bramek. Aby zrozumieć różnice, popatrzmy na schematy bramek NAND. Stopnie wyjściowe bramek TTL i CMOS zawierają obciążenie aktywne dołączone do szyny dodatniego napięcia zasilania.

Inwerter CMOS

Charakterystyki inwertera CMOS

Budowa bramek scalonych Bramka CMOS jest wykonana z par komplementarnych tranzystorów polowych typu MOS, pracujących jako przełączniki, a nie jako wtórniki. Włączony tranzystor polowy zachowuje się jak rezystor o małej wartości rezystancji zwierający sygnał do właściwej szyny zasilającej. Oba wejścia muszą być w stanie H, aby włączyć połączone szeregowo tranzystory T3 i T4 oraz wyłączyć tranzystory obciążające T1 i T2. Wymusza to na wyjściu stan niski, mamy zatem do czynienia z bramką NAND. Tranzystory T5 i T6 stanowią typowy inverter CMOS, który wraz z bramką NAND realizuje bramkę AND.

Charakterystyki przejściowe bramek NOR

Poziomy napięć wejściowych i wyjściowych TTL i CMOS

Rodziny układów cyfrowych CMOS

Łączenie obciążeń do wyjść bramek

Łączenie obciążeń do wyjść bramek

Łączenie obciążeń do wyjść bramek

Występują: Sokrates i René Kartezjusz Descartes

Nauka to potęgi klucz... Dziękuję za uwagę ELEKTROTECHNIKA IELEKTRONIKA – Jakub Dawidziuk piątek, 24 marca 2017