mgr inż. Grzegorz Łukawski Katedra Informatyki 1 2 3 Życiorys: mgr inż. Grzegorz Łukawski Katedra Informatyki Politechniki Świętokrzyskiej w Kielcach Urodzony: 7 lutego 1976 w Kielcach Stan cywilny: żonaty Wykształcenie: 1996 – 2001 Politechnika Świętokrzyska w Kielcach, studia dzienne magisterskie na kierunku Elektrotechnika, specjalność Informatyka. Ukończone z wynikiem bardzo dobrym. Przebieg pracy zawodowej: 1997 – 2001 Telewizja Kablowa Kielce sp. z o.o. Na stanowisku: informatyk i grafik komputerowy. od 2001 Politechnika Świętokrzyska, Katedra Informatyki Na stanowisku: asystent.
1 2 3 Wykaz publikacji: Łukawski G., Sapiecha K.: Software Functional Fault Injector for SDDS. GI-Edition-Lecture Notes in Informatics (LNI), 2006, przyjęto do publikacji. Przyjęto do prezentacji na konferencji ARCS’06, marzec 2006, Frankfurt. Sapiecha K., Łukawski G.: Fault-tolerant Protocols for Scalable Distributed Data Structures. Springer-Verlag, LNCS 2005, przyjęto do publikacji. Prezentowano na konferencji PPAM’05, wrzesień 2005, Poznań. Sapiecha K., Łukawski G.: Fault-tolerant Control for Scalable Distributed Data Structures. Annales Universitatis Mariae Curie-Skłodowska, Informatica, 2005, przyjęto do publikacji. Prezentowano na konferencji IBIZ’05, luty 2005, Kazimierz Dolny. Sapiecha K., Łukawski G.: Zastosowanie symulacji do analizy błędów sterowania skalowalnych, rozproszonych struktur danych. Zeszyty naukowe Politechniki Świętokrzyskiej, nr 43. Prezentowano na konferencji w Hotelu Ameliówka k/Kielc, czerwiec 2005.
Architektury SDDS odporne na błędy sterowania 1 2 3 Architektury SDDS odporne na błędy sterowania Teza rozprawy: Można tak rozszerzyć architekturę SDDS (Scalable Distributed Data Structure), że zyska odporność na błędy sterowania, tracąc znikomą część wydajności. Cele pracy: Analiza mechanizmów sterowania podstawowej architektury SDDS i architektur SDDS odpornych na błędy danych. Opracowanie programowego symulatora struktur SDDS z wstrzykiwaniem błędów. Analiza błędów dotyczących mechanizmów sterowania struktur SDDS o różnej architekturze na podstawie badań eksperymentalnych. Opracowanie metod uodporniających mechanizm sterowania SDDS na błędy. Ocena wydajności nowych architektur SDDS.