Zjawiska szkodliwe w układach cyfrowych

********************************** WPROWADZENIE Idealne bramki realizują wyjście jako logiczne równanie wejściowe. W rzeczywistości jest jednak inaczej. Bramka logiczna posiada pewną swoją budowę (składa się zazwyczaj z kilku tranzystorów, diod i rezystorów). Elementy działają z pewnym opóźnieniem. Zrealizowanie operacji na wyjściu wymaga pewnego upływu czasu, który nazywamy czasem propagacji sygnału przez bramkę. Czas propagacji jest bardzo krótki i wynosi kilka nanosekund. W standardowych układach nie odgrywa on większej roli. Jednak w sieciach złożonych, gdzie sygnały wędrują różnymi drogami, czasy propagacji wprowadzają różne opóźnienia w działaniu poszczególnych elementów sieci, co może prowadzić przy źle zaprojektowanej sieci logicznej do błędów w jej działaniu.

Układ ten realizuje funkcję logiczną: Jest to prosty układ logiczny, który zbudowano z rzeczywistych bramek logicznych Układ ten realizuje funkcję logiczną: f (a,b) = a · b  +  b = a + b + b = a + 1 = 1

Na wyjściu bramki OR powinien utrzymywać się stan 1 bez względu na stan wejść a i b. Załóżmy, że tak jest przy stanie wejść a=1 i b=1. Obrazuje to poniższy rysunek: Teraz stan wejścia b zmieniamy z 1 na 0. Powstanie sytuacja jak na poniższym rysunku:

Na wyjściu bramki OR wciąż panuje stan 1, ponieważ sygnał z wejścia, z uwagi na czas propagacji, nie został jeszcze przetworzony przez bramkę. To samo dotyczy bramki AND. Propagację zaznaczyliśmy strzałką. Dopiero po upływie kilku nanosekund na wyjściach tych bramek ustali się właściwy poziom sygnału, który będzie funkcją logiczną sygnałów wejściowych, co obrazuje poniższy rysunek. Na wyjściu bramki AND jest już właściwy stan logiczny, który musi być przetworzony przez bramkę NOT, co zajmie kolejne kilka nanosekund. Zwróćmy uwagę, że na wyjściu bramki OR pojawił się stan 0, który zgodnie z wzorem funkcji nie powinien tam być.

Bramka NOT ustaliła już sygnał na swoim wyjściu Bramka NOT ustaliła już sygnał na swoim wyjściu. Teraz nowy stan wejść musi być przetworzony przez bramkę OR, na której wyjściu wciąż utrzymuje się stan 0. Bramka OR przetworzyła stan wejść i na jej wyjściu ustalił się wreszcie stan 1, zgodny z funkcją realizowaną przez tę sieć.

Opisana powyżej sytuacja nosi nazwę zjawiska hazardu Opisana powyżej sytuacja nosi nazwę zjawiska hazardu. Polega ono na tym, iż stan sieci ustala się dopiero po pewnym czasie. Zanim się to stanie, stan wyjść sieci nie jest określony żadną funkcją logiczną (nawet dwie identyczne sieci mogą się różnie zachowywać z uwagi na różne parametry tworzące bramki). Hazard stanowi podstawową trudność przy projektowaniu dużych i skomplikowanych sieci logicznych

Zjawisko opóźnienia propagacji sygnału na bramce znajduje również szereg użytecznych zastosowań. Wykorzystując nieparzystą liczbę bramek odwracających (NOT, NAND lub NOR) można w prosty sposób zrealizować generator przebiegu prostokątnego (tzn. ciągów 1 i 0). Generator sygnału prostokątnego

Kolejnym utrudnieniem przy projektowaniu dużych sieci logicznych jest obciążalność wyjść bramek. Każda bramka pobiera w trakcie pracy pewną energię z bramki, do której jest podłączona. Obciążalność określa, ile wejść bramek można połączyć z wyjściem bramki. Jeśli np. obciążalność wynosi 25, to do wyjścia bramki może jednocześnie być podłączonych 25 wejść innych bramek. Parametru tego nie wolno przekraczać, gdyż bramka zbytnio obciążona może nie pracować poprawnie (np. nie będzie w stanie wysterować wyjścia na odpowiedni poziom logiczny lub wzrośnie jej czas propagacji i sieć przestanie działać dla założonej częstotliwości taktowania albo po prostu się spali).

Oto drugi przykład obrazujący zjawisko hazardu wyrażenia: a + a’ (równolegle połączenie styków zwiernego i rozwiernego) oraz aa’ (połączenie szeregowe). Jeżeli zwarcie styku zwiernego i rozwarcie styku rozwiernego (lub odwrotnie) następuje równocześnie, to pierwsze wyrażenie jest równe jedności a drugie zeru także podczas zmiany stanu przekaźnika. Jeżeli jednak czasy, w których następuje zmiana stanu będą różne, to pierwsze z wyrażeń może przybrać wartość zero, a drugie wartość jeden. Zjawisko to nazywamy hazardem.

w zerze kiedy wyjście ma pozostać w 0 Hazardy dziela sie na: statyczne dynamiczne Statyczne - kiedy wyjście, które nie ma zmienić stanu krótkotrwale zmienia stan na przeciwny: w zerze kiedy wyjście ma pozostać w 0 w jedynce - gdy wyjście ma pozostać w 1 występuje on w przypadku, gdy do bramki dociera informacja dwoma różnymi drogami, charakteryzującymi się różnym opóźnieniami, a informacja pochodzi z tego samego źródła

Kolejne opóźnienia powodują powstanie oscylacji sygnału wyjściowego. Dynamiczne występuje w układach wielopoziomowych, w których jedna ze zmiennych wejściowych podawana jest na wejście więcej niż trzech bramek Jeżeli w układzie wszystkie bramki posiadają taką sama wartość opóźnienia to propagacja sygnału będzie opóźniać się przy przechodzeniu przez poszczególne bramki jak również wtórnemu opóźnieniu ulegnie sygnał, który z pierwszej bramki podany jest do drugiej i następnie trzeciej bramki. Kolejne opóźnienia powodują powstanie oscylacji sygnału wyjściowego.

Niesprawnością o podobnej przyczynie jak hazard jest wyścig, czyli uzależnienie stanu linii w sieci logicznej od szybkości i kolejności zmian sygnałów wejściowych. Wyścig krytyczny występuje wtedy, gdy osiągany stan stabilny elementu pamiętającego zależy od kolejności zmian. W układzie asynchronicznym usuwanie przyczyn wyścigu jest jednym z poważniejszych zadań projektowania. W układach synchronicznych wyścig można zablokować, zwykle kosztem spowolnienia działania układu.

Jednym ze sposobów walki z hazardem jest wprowadzenie synchronizującego sygnału zegarowego - tzw. taktowania. Sygnał zegarowy jest sygnałem cyfrowym pulsującym z określoną częstotliwością pomiędzy stanami 0 i 1, zwykle kilkaset MHz. Wszystkie elementy sieci synchronizują się do tego sygnału. Okres taktu zegarowego musi być tak dobrany, aby w sieci zanikły hazardy i ustaliły się sygnały wyjściowe bramek logicznych. Stan sieci jest następnie  analizowany przy końcu taktu zegarowego. Ze sposobu tego korzystają wszystkie współczesne komputery - słynna częstotliwość taktowania procesora. Teraz wiadomo, iż dla danego układu cyfrowego nie można tej częstotliwości dowolnie zwiększać. Szybszy procesor to również konieczność opracowania szybszej sieci logicznej o mniejszych czasach propagacji sygnału na bramkach. Jeśli będziemy zwiększać częstotliwość taktowania układu cyfrowego, to w końcu dojdziemy do punktu, w którym jego sieć logiczna nie jest w stanie ustalić się w okresie taktu zegarowego (wciąż będą w niej obecne hazardy) i po prostu odmówi działania. Z drugiej strony bramka logiczna najwięcej energii pobiera w trakcie zmiany swojego stanu na wyjściu. Większa częstotliwość taktowania powoduje zwiększenie liczby przełączeń w sieci logicznej, a tym samym wzrost pobieranej przez nią energii, która zamieniana jest na ciepło. Jeśli układ nie będzie odpowiednio chłodzony, to może dojść do jego przegrzania i w konsekwencji do zniszczenia struktury półprzewodnikowej. W przypadku procesora jest to bardzo nieprzyjemne zjawisko z punktu widzenia kieszeni użytkownika.

KONIEC Opr. Michał Tarnowski kl. IVT