Pobieranie prezentacji. Proszę czekać

Pobieranie prezentacji. Proszę czekać

1.A.Skorupski Podstawy budowy i działania komputerów (Warszawa 2000) 2.J.Biernat Architektura komputerów (Wrocław 2001) 3.K.Wojtuszkiewicz Urządzenia techniki.

Podobne prezentacje


Prezentacja na temat: "1.A.Skorupski Podstawy budowy i działania komputerów (Warszawa 2000) 2.J.Biernat Architektura komputerów (Wrocław 2001) 3.K.Wojtuszkiewicz Urządzenia techniki."— Zapis prezentacji:

1 1.A.Skorupski Podstawy budowy i działania komputerów (Warszawa 2000) 2.J.Biernat Architektura komputerów (Wrocław 2001) 3.K.Wojtuszkiewicz Urządzenia techniki komputerowej – część I (Warszawa 1999) 4.K.Wojtuszkiewicz Urządzenia techniki komputerowej – część II (Warszawa 2000) 5.W.Stallings Organizacja i architektura systemu komputerowego (Warszawa 2000) 6.B.Chalk Organizacja i architektura komputerów (Warszawa 1998) 7.P.Metzger, A.Jełowicki Anatomia PC Helion wykład 1. Wstęp

2 wykład 2. Kombinacyjne układy cyfrowe

3 ABCS ABAB S C Schemat logiczny tablica stanów symbol graficzny Σ A B S C Rys 2.1. Sumator

4 Σ A B S C i+1 CiCi A i B i CiCi A i B i CiCi C i+1 Y i+1 Y i = A i + B i + C i C i+1 = A i B i + A i C i + B i C i Układ realizuje dodawanie trzech bitów Rys 2.2. Sumator jednobitowy

5 ABAB A > B Schemat logiczny symbol graficzny III ABAB A>B A=B A

6 dekoder trzywejściowy E x0x1x2x0x1x2 y0 y7y0 y7 koder trzybitowy E y0y1y2y0y1y2 x0 x7x0 x7 EO GS PE Rys 2.4. Dekoder/Koder

7 Multiplekser 4-bitowy (4x1) E S 0 S 1 y x0 x3x0 x3 Demultiplekser 4-bitowy (1x4) E S 0 S 1 X y0 y3y0 y3 Rys 2.5. Multiplekser

8 wykład 3. Sekwencyjne układy cyfrowe

9 schemat logiczny tablica prawdy symbol graficzny RSRS QQQQ wyjście proste wyjście zanegowane RSQ n+1 00QnQn stan zabroniony QQQQ RSRS Rys 3.1. Przerzutnik RS (asynchroniczny)

10 schemat logiczny wykres czasowy symbol graficzny R CLK S QQQQ R SR S QQQQ CLK SRQ CLK Rys 3.2. Przerzutnik RS (synchroniczny)

11 tablica prawdy symbol graficzny JKQ n+1 00QnQn QnQn J KJ K QQQQ CLK Rys 3.3. Przerzutnik JK

12 schemat logiczny tablica prawdy symbol graficzny D CLK QQQQ D Q n+1 00QnQn QnQn 111 D CLK S RS R QQQQ Rys 3.4. Przerzutnik D

13 schemat logiczny tablica prawdy symbol graficzny TQ n+1 0QnQn 1QnQn T CLK QQQQ T CLK J KJ K QQQQ Rys 3.5. Przerzutnik T

14 we ENABLE wy x0z we wy Symbol graficzny ENABLE z – stan wysokiej impedancji Tablica prawdy Rys 3.6. Bramki trójstanowe

15 rejestr czterobitowy D1D2D3D4D1D2D3D4 CLK CLR PRS REJESTR Q1Q2Q3Q4Q1Q2Q3Q4 Q 1 Q 2 Q 3 Q 4 D 1 D 2 D 3 D 4 PRS CLK CLR P1P1 P2P2 P3P3 P4P4 Odczyt i zapis odbywają się w sposób równoległy. Rys 3.7. Rejestry

16 we stan wyQ 1 Q 2 Q 3 Q 4 WE CLK P1P1 P2P2 P3P3 P4P4 WY Rys 3.8. Rejestr przesuwający

17 CEP CET CLK LD CLR licznik czterobitowy TC Q 0 Q 1 Q 2 Q 3 D 0 D 1 D 2 D 3 CEP – wejście umożliwiające zliczanie CET – umożliwiające przeniesienia TC – służy do łączenia liczników LD – wejście sterujące Rys 3.9. Liczniki

18 - Licznik następnikowy – kolejność stanów w kodzie binarnym zmienia się od 0 do 7 T CK QQQQ CLK Q 1 Q 2 Q 3 T CK QQQQ T CK QQQQ T CK QQQQ CLK Q 1 Q 2 Q 3 - Licznik poprzednikowy– kolejność stanów w kodzie binarnym zmienia się od 7 do 0 T CK QQQQ T CK QQQQ Rys Liczniki

19 wykład 4. Mikroprocesor

20 Rys 4.1. System mikroprocesorowy CPU ROM RAM I/O AB DB CB

21 ALU EU CU - jednostka wykonawcza - jednostka sterująca dane program IR D Układ sterowania wynik zewn. sygnały ster. rejestry AF BC DE HL Rys 4.2. Schemat blokowy mikroprocesora

22 pobranie rozkazu wysłanie adresu rozkazu dekodo- wanie rozkazu obliczenie adresu argumentu I obliczenie adresu argumentu II pobranie argumentu I pobranie argumentu II wykonanie rozkazu zapis wyniku obliczenie adresu przezna- czenia Rys 4.3. Cykle pracy mikroprocesora

23 Kod operacji Adres Kod rozkazu Argument MEM Rys 4.4. Adresowanie natychmiastowe Rys 4.5. Adresowanie bezpośrednie Kod operacji Określ. rejestru Kod rozkazu Argument rejestr Rys 4.6. Adresowanie rejestrowe Kod rozkazu Kod operacji Argument

24 Kod operacji Określ. rejestru Kod rozkazu Argument MEM Adres rejestr Rys 4.7. Adresowanie pośrednie Kod operacji Określ. rejestru Kod rozkazu Argument MEM Wartość rejestr Przemiesz- czenie Rys 4.8. Adresowanie indeksowe

25 wykład 5. Pamięci

26 DB AB R/W# CS# MEM M - pojemność pamięci, n - długość słowa przez, m - ilość linii adresowych M = n x 2 m R/W# CS# dane adres Organizacja – bitowa, 32x1b R/W# CS# dane adres Organizacja – bajtowa, 4x1B Rys 5.1. Organizacja pamięci

27 1.Zwiększanie długości słowa2. Zwiększanie ilości słów AB DB AB DB Rys 5.2. Łączenie układów

28 AB RAS# CAS# WE# OE# CE# MEM DB WE# - zezwolenie na zapis informacji OE# - zezwolenie na odczyt CE# - równoważny CS# RAS# i CAS# - związane z wprowadzeniem adresu do pamięci Rys 5.3. Obsługa DRAM

29 AB RAS# CAS# RZW DW DK RZK DW – dekoder wierszy DK – dekoder kolumn RZW – rejestr zatrzaskowy adresu wiersza RZK – rejestr zatrzaskowy adresu kolumny Rys 5.4. Sposób adresowania w DRAM

30 wykład 6. Urządzenia zewnętrzne

31 układ sterowania rejestr stanu rejestr buforu UZ dane sygnały sterowania dane adres INT INTA RO WR Rys 6.1. Struktura interfejsu

32 Przetwornik A-C 1 Przetwornik A-C Przetwornik C-A 1 Przetwornik C-A Port 8 bitów B Port 8 bitów A Port 8 bitów C Licznik/zegar 2 Licznik/zegar Licznik5zegar 1 Oscylator kwarcowy Układ sterowania zapisem i odczytem oraz dekoder adresowy Magistrala zewnętrzna przerwania Złącze tablicy rozdzielczej Rys 6.2. Schemat LPT

33 Rys 6.3. Schemat COM

34 Sterownik USB Sterownik głównego kontrolera USB Główny kontroler USB urządzenia USB System operacyjny Rys 6.4. Schemat magistrali USB

35 Cewki odchylające Katody Lampa obrazowa (kineskop) Rys 6.5. Kineskop

36 23 linie D multiplekser Zegar Dane RESET 8048 DB Układ logiczny klawiatury Zasada działania myszy X Y Rys 6.6. Klawiatura, mysz

37 igłowa membrana kropla atramentu atrament nagrzewanie atramentowa _ _ _ _ _ + + UŁ UR UCz toner laser Mechanizm utrwalający laserowa Rys 6.7. Drukarki

38 skanowany obraz obraz układ elektroniczny PC przesuw D interfejs PC kamera CCD obraz Rys 6.8. Skaner Rys 6.9. Kamera wideo

39 PC linia tel RS 232C (lub USB) sterownik interfejsu MCP MAP Bufor pamięci Interfejs linii telefon. Rys Modem


Pobierz ppt "1.A.Skorupski Podstawy budowy i działania komputerów (Warszawa 2000) 2.J.Biernat Architektura komputerów (Wrocław 2001) 3.K.Wojtuszkiewicz Urządzenia techniki."

Podobne prezentacje


Reklamy Google