Pobieranie prezentacji. Proszę czekać

Pobieranie prezentacji. Proszę czekać

Wstęp do FPGA Krzysztof Pisaniec Temat pracy: Analiza błędów w układach FPGA z wykorzystaniem JTAG Kierownik pracy: dr inż. Piotr Gawkowski.

Podobne prezentacje


Prezentacja na temat: "Wstęp do FPGA Krzysztof Pisaniec Temat pracy: Analiza błędów w układach FPGA z wykorzystaniem JTAG Kierownik pracy: dr inż. Piotr Gawkowski."— Zapis prezentacji:

1 Wstęp do FPGA Krzysztof Pisaniec Temat pracy: Analiza błędów w układach FPGA z wykorzystaniem JTAG Kierownik pracy: dr inż. Piotr Gawkowski

2 Agenda Co to jest FPGA? Co to jest FPGA? Jakie są podstawowe zalety FPGA? Jakie są podstawowe zalety FPGA? Jak to działa? Jak to działa? Jak tego używać? Jak tego używać? Kto to produkuje? Kto to produkuje? Gdzie o tym poczytać? Gdzie o tym poczytać?...to naprawdę proste!...to naprawdę proste!

3 Podział układów scalonych (1) Full-custom/VLSI (Very Large-Scale Integration) Full-custom/VLSI (Very Large-Scale Integration) Wszystkie warstwy optymalizowane dla konkretnego systemu Semi-custom/ASIC (Application-Specific IC) Semi-custom/ASIC (Application-Specific IC) Rozwiązanie pośrednie – dolne wartstwy preprojektowane, projektant decyduje o połączeniach między nimi PLD (Programmable Logic Device) np. FPGA PLD (Programmable Logic Device) np. FPGA Wszystkie warstwy istnieją a połączenia są tworzone lub niszczone przez projektanta.

4 FPGA FPGA = Field Programmable Gate Array Technologia układów scalonych reprogramowalnych przez projektanta przy wykorzystaniu specjalizowanych narzędzi oraz języków opisu sprzętu (HDL), przypominających klasyczne języki programowania. Zastosowania: prototypowanie wielkoseryjnych układów ASIC prototypowanie wielkoseryjnych układów ASIC urządzenia produkowane w krótkich seriach urządzenia produkowane w krótkich seriach testowanie nowych technologii, algorytmów testowanie nowych technologii, algorytmów praca w systemach podlegających sprzętowej rekonfiguracji praca w systemach podlegających sprzętowej rekonfiguracji wszędzie tam, gdzie opłaca się zrównoleglenie operacji wszędzie tam, gdzie opłaca się zrównoleglenie operacji wszędzie tam, gdzie nie radzi sobie mikrokontroler wszędzie tam, gdzie nie radzi sobie mikrokontroler... i nie tylko (implementacje procesorów, np. 8051, ARM, NIOS II)... i nie tylko (implementacje procesorów, np. 8051, ARM, NIOS II)

5 Jak to działa? (1) Architektura układów FPGA

6 Jak to działa? (2) Komórka logiczna układów FLEX firmy Altera

7 Jak to działa? (3) Architektura układu Struktura LAB FLEX 8000 firmy Altera

8 VHDL VHDL Multiplexer 4x1. Źródło: PUCY, M.Pawłowski, materiały do wykładu Języki opisu sprzętu HDL (1)

9 Verilog Verilog... przykład implementacji pod koniec prezentacji Języki opisu sprzętu HDL (2)

10 Producenci Altera Altera rodzina Stratix (high-end apps) rodzina Stratix (high-end apps) Stratix III (11/06): do LE, zegar do 600MHz, >1000 I/O pins Stratix III (11/06): do LE, zegar do 600MHz, >1000 I/O pins rodzina Cyclone (low-cost apps) rodzina Cyclone (low-cost apps) Cyclone II: do LE, >600 I/O pins Cyclone II: do LE, >600 I/O pins Xilinx Xilinx rodzina Spartan (low-cost apps) rodzina Spartan (low-cost apps) Spartan 3: 5M bramek, do LE, >750 I/O pins Spartan 3: 5M bramek, do LE, >750 I/O pins rodzina Virtex (high-end apps) rodzina Virtex (high-end apps) Virtex-5: do LE, zegar do 550Mhz, >1200 I/O pins Virtex-5: do LE, zegar do 550Mhz, >1200 I/O pins...oraz układy firm Actel, Atmel, Quicklogic i innych...

11 Narzędzia sprzętowe (1) Zestaw z układem Cyclone firmy Kamami (ZL7PLD+ZL11PRG-M) układ Altera Cyclone EP1C3 gniazdo do wyświetlacza LCD 2x16 znaków 4-cyfrowy, multipleksowany wyświetlacz LED 8 diod LED 4 przyciski do dowolnych zastosowań generator kwarcowy 3,6864 MHz w podstawce generator RC o regulowanej częstotliwości ( Hz) głośnik piezoelektryczny interfejs RS232 z konwerterem napięciowym złącze do dołączenia konwertera UART USB złącze JTAG (konfiguracja FPGA) złącze CNF (programowanie ISP) programator (emulacja m.in. ByteBlaster II) Cena: ok. 600 PLN

12 Narzędzia sprzętowe (2) Moduł 301_FPGA_EP1K30 do systemu SML w pracowni 315 Instytutu Informatyki z układem ACEX firmy Altera układ Altera ACEX EP1K30TC LE możliwość łączenia z innymi modułami SML

13 Narzędzia programistyczne o Atera Quartus II 6.1 dostępny za darmo o Xilinx ISE 8.2i, dostępny w wersji darmowej (WebPACK) Cechy: kompletne środowisko programistyczne dla Windows kompilator VHDL, Verilog zaawansowany symulator Cechy: środowisko programistyczne dla Windows i Linux kompilator VHDL, Verilog zaawansowany symulator

14 Przykładowy projekt (1) o Zadanie Zaprojektuj urządzenie, wyszukujące wzorzec abba w strumieniu danych wejściowych. Wzorce nie muszą być rozłączne ( w strumieniu abbabba liczba wystąpień wzorca to 2 ). Założenia: automat synchroniczny, a = 0, b = 1...aababaababbaabbbabb....

15 Przykładowy projekt (2) o Automat stanów a ab abba abb a a b b b a b a b a Start !

16 Przykładowy projekt (3) o Wynik symulacji w programie Quartus II

17 Narzędzia programistyczne o Atera Quartus II 6.1 dostępny za darmo o Xilinx ISE 8.2i, dostępny w wersji darmowej (WebPACK) Cechy: kompletne środowisko programistyczne dla Windows kompilator VHDL, Verilog zaawansowany symulator Cechy: środowisko programistyczne dla Windows i Linux kompilator VHDL, Verilog zaawansowany symulator

18 Literatura Synteza układów cyfrowych pod red. Prof. T. Łuby WKŁ, 2003 (1) Projektowanie układów cyfrowych z wykorzystaniem języka VHDL Mark Zwoliński WKŁ Synthesis of Arithmetic Circuits J.P. Deschamps, G. Bioul, G. Stutter Wiley – Interscience, oraz przedmioty: PUCY, SOUC,...

19 ... Dziękuję za uwagę. Pytania?


Pobierz ppt "Wstęp do FPGA Krzysztof Pisaniec Temat pracy: Analiza błędów w układach FPGA z wykorzystaniem JTAG Kierownik pracy: dr inż. Piotr Gawkowski."

Podobne prezentacje


Reklamy Google