Pobieranie prezentacji. Proszę czekać

Pobieranie prezentacji. Proszę czekać

Projektowanie cyfrowych systemów w oparciu o układy (VLSI i) PLD Ernest Jamro Kat. Elektroniki AGH, Kraków Układy mnożące, konwolwery.

Podobne prezentacje


Prezentacja na temat: "Projektowanie cyfrowych systemów w oparciu o układy (VLSI i) PLD Ernest Jamro Kat. Elektroniki AGH, Kraków Układy mnożące, konwolwery."— Zapis prezentacji:

1 Projektowanie cyfrowych systemów w oparciu o układy (VLSI i) PLD Ernest Jamro Kat. Elektroniki AGH, Kraków Układy mnożące, konwolwery

2 Mnożenie 1001 X x 11= 99

3 Mnożenie równoległe

4 Mnożenie sekwencyjne

5 Wallace Tree Multiplier (with Carry Save Adders) W układach FPGA nie zaleca się stosowania CSA

6 Szybkie mnożenie w układach FPGA 2 6 ·(2·a 7 ·b + a 6 ·b)

7 Układy mnożące w FPGA Fragment of Virtex Configurable Logic Block (CLB) Przykład: G4 - a 7 G3 - b i G2 - a 6 G1 - b i+1 F4 – a 7 F3 – b i-1 F2 – a 6 F1 – b i (a 7 and b i ) xor (a 6 and b i+1 )

8 Mnożenie liczb ze znakiem Reprezentacja: Znak, Moduł: Mnożenie modułów jak liczb bez znaku Znak= Znak 1 XOR Znak 2 Reprezentacja w kodzie uzupełnień do dwóch: Zwykła operacja mnożenia liczb dodatnich C. R. Baugh and B. A.Wooley, A twos complement parallel array multiplication algorithm, IEEE Trans. Comput., vol. C-22, pp. 1045–1047, Dec

9 Mnożenie w kodzie uzupełnień do 2

10 Układ mnożący o zredukowanej szerokości

11 Kompensacja błędu redukcji

12 Mnożenie przez stały współczynnik Zastosowanie pamięci Look Up Table (LUT) Przykład mnożenia przez stałą wartość C= 5 AdresDana

13 Układy z wykorzystaniem pamięci LUT: mnożenie przez stały współczynnik C Y = C A = C A(0:3) C A(4:7)

14 Zastosowanie różnych pamięci ROM przykład: szerokość wejściowa= 6

15 Bardziej skomplikowany przykład Virtex: 16 1, 32 1, 4k 1, 2k 2, 1k 4, 512 8, szerokość wejścia i współczynnika mnożącego= 14

16 Migracja z CLB do BRAM CLB BRAM

17 Koszt [CLB] dla różnych szerokości K wejścia i współczynnika mnożenia tylko CLB, skala 1:10 liczna użytych BSR ekwiwalentny koszt 1 BSR

18 MM (Multiplierless Multiplication ) Mnożenie przez stały współczynnik Binary Representation, example B= 14= M= A B= (A<<1)+(A<<2)+(A<<3) Sub-structure Sharing (SS) example B= 27= tmp= A + (A<<1) M= A B= tmp + (tmp<<3) Canonic Sign Digit (CSD) set {0, 1, -1} (0 – no operation, 1 – addition, -1 – subtraction) example: B= 7 = B= CSD M=B·A= (A<<2) + (A<<1) + AM= (A<<3)-A

19 BINARNIE CSD insert symbol -1 only if the total number of operation is reduced Standard Modified

20 Stosowane techniki optymalizacji układów MM

21 The MM cost for different coefficients

22 Filtr FIR

23 Filtr FIR (sposób pośredni)

24 FIR 2D

25 Przykłady filtrów FIR 2D Dolno-przepustowySobelLaplacea

26 Filtr FIR N=2 z układami mnożącymi LUT z -1 LUT M0 LUT L0 LUT M1 LUT L1 In Adder1Adder0 Adder Multiplier 1Multiplier 2 Adder1Adder0 Adder Adders Block

27 FIR, Arytmetyka w innej kolejności (Parallel) Distributed Arithmetic coefficient input different bits of the input

28 Arytmetyka Rozproszona (Distributed Arithmetic) The same input bit weight (smaller LUT widths)

29 Filtry FIR z liniową fazą (symetryczne: h(0)=h(N-1), h(1)=h(N-2),...)

30 Przykład dzielenia wspólnej podstruktury H(z)= z z -2 = z z -2 Przykład 1: A= 5 = zmienna pomocnicza H(z)= A + ( A)z -1 + Az -2 Przykład 2: A= 1 + z -1 H(z)= 5A + 8z z -2


Pobierz ppt "Projektowanie cyfrowych systemów w oparciu o układy (VLSI i) PLD Ernest Jamro Kat. Elektroniki AGH, Kraków Układy mnożące, konwolwery."

Podobne prezentacje


Reklamy Google