mgr inż. Adam Dziekoński Katedra Inżynierii Mikrofalowej i Antenowej. WETI PG Urodzony: r. Wykształcenie: studia na kierunku Elektronika, Wydział ETI PG, specjalność: Inżynieria Komunikacji Bezprzewodowej szkoła średnia - I Liceum Ogólnokształcące im. Tadeusza Kościuszki w Łomży, Praca zawodowa: od 2011 informatyk na katedrze Inżynierii Mikrofalowej i Antenowej, Wydział ETI PG Życiorys życiorys publikacje temat pracy
Publikacje Całkowita liczba publikacji: 8 (4 - ISI, 4 - konferencyjne) Najistotniejsze publikacje związane z tematem pracy: 1.„GPU Acceleration of Multilevel Solvers for Analysis of Microwave Components With Finite Element Method” Dziekonski, A.; Lamecki, A.; Mrozowski, M.; Microwave and Wireless Components Letters, IEEE, vol.21, no.1, pp.1-3, Jan „A Memory Efficient and Fast Sparse Matrix Vector Product on a GPU” A. Dziekonski, A. Lamecki, M. Mrozowski Progress In Electromagnetics Research, vol. 116, 49-63, "Tuning a Hybrid GPU-CPU V-Cycle Multilevel Preconditioner for Solving Large Real and Complex Systems of FEM Equations”, Dziekonski, A.; Lamecki, A.; Mrozowski, M.; Antennas and Wireless Propagation Letters, IEEE, vol.10, no., pp , 2011
Optymalizacja wydajności obliczeniowej metody elementów skończonych w architekturze CUDA Teza pracy: 1. Współczesne karty graficzne zgodne z architekturą CUDA umożliwiają efektywną realizację obliczeń numerycznych niemal wszystkich etapów rozwiązania problemów elektromagnetycznych metodą elementów skończonych. życiorys publikacje temat pracy Najważniejsze cele pracy: - Opracowanie dedykowanej akceleratorom graficznym w architekturze CUDA implementacji metody elementów skończonych pozwalającej na szybką numeryczną analizę anten i filtrów mikrofalowych - Przyspieszenie jednej z najważniejszych operacji mnożenia macierzy rzadkiej przez wektor na akceleratorze graficznym 2. Uzyskanie dużej wydajności obliczeń przy rozwiązywaniu wielkich rzadkich układów równań liniowych metodami iteracyjnymi za pomocą akceleratorów graficznych wymaga: a) zastosowania wielopoziomowego operatora ściskającego z ważoną relaksacją Jakobiego b) zastosowania nowego formatu zapisu macierzy rzadkiej Sliced ELLR-T c) wykorzystania CPU do bezpośredniego rozwiązania układu dla poziomu zerowego 3. Nowy format zapisu macierzy rzadkiej Sliced ELLR-T umożliwia uzyskanie większej szybkości operacji mnożenia macierzy rzadkiej przez wektor niż standardowe procedury biblioteki CuSparse wykorzystujące format CRS.