Pobieranie prezentacji. Proszę czekać

Pobieranie prezentacji. Proszę czekać

Podstawowe elementy komputera. 2 Maszyna von Neumanna Program wykonywany przez procesor wraz z danymi jest umieszczony w pamięci; Kolejność wykonywanych.

Podobne prezentacje


Prezentacja na temat: "Podstawowe elementy komputera. 2 Maszyna von Neumanna Program wykonywany przez procesor wraz z danymi jest umieszczony w pamięci; Kolejność wykonywanych."— Zapis prezentacji:

1 Podstawowe elementy komputera

2 2 Maszyna von Neumanna Program wykonywany przez procesor wraz z danymi jest umieszczony w pamięci; Kolejność wykonywanych rozkazów zależy od ich umieszczenia w programie (w kolejnych komórkach pamięci), a zmiana tej zasady może być wykonana tylko: przez program (rozkaz skoku); przez system operacyjny np. wykrycie błędu; przez operatora np. reset Procesor odczytuje kolejne rozkazy z pamięci wysyłając odpowiednie adresy W roku 1946 John von Neuman ( ), genialny amerykański uczony węgierskiego pochodzenia (przede wszystkim matematyk, ale także chemik, fizjolog, biolog, fizyk i filozof) określił zasady, według których powinno się konstruować komputery. Zasady te wytyczyły nowy kierunek w historii komputerów i są stosowane do dnia dzisiejszego. Założenia von Neumanna:

3 3 Maszyna von Neumanna Komputer IAS von Neumana zbudowany była z: Pamięci głównej, w której przechowywano dane i rozkazy realizowanego programu. Pamięci głównej, w której przechowywano dane i rozkazy realizowanego programu. Jednostki arytmetyczno-logicznej (ALU), która wykonuje działania na zmiennych binarnych. Jednostki arytmetyczno-logicznej (ALU), która wykonuje działania na zmiennych binarnych. Jednostki sterującej, która interpretuje rozkazy z pamięci i powoduje ich wykonywanie. Jednostki sterującej, która interpretuje rozkazy z pamięci i powoduje ich wykonywanie. Urządzeń wejścia-wyjścia, których pracą kieruje jednostka sterująca. Urządzeń wejścia-wyjścia, których pracą kieruje jednostka sterująca.

4 4 ARCHITEKTURA MASZYNY CYFROWEJ PAMIĘĆ ZEWNĘTRZNA UKŁADY WY URZĄDZENIA ZEWNĘTRZNE PAMIĘĆ OPERACYJNA BLOK PRZETWA- RZANIA STEROWANIE UKŁADY WE URZĄDZENIA ZEWNĘTRZNE MASZYNA CYFROWA PROCESOR JEDNOSTKA CENTRALNA WYNIKI PROGRAM DANE

5 5 Układ cyfrowy Układem cyfrowym (logicznym, przełączającym) nazywać będziemy układ, który przeznaczony jest do przetwarzania sygnałów cyfrowych (najczęściej dwuwartościowych – kody binarne). Układ cyfrowy można postrzegać jako czarna skrzynkę do której wprowadzane są sygnały cyfrowe (n – wejść) i wyprowadzany jest sygnał cyfrowy (m – wyjść) będący wynikiem przetwarzania przez układ cyfrowy wektora wejściowego. Liczba wejść do układu cyfrowego i wyjść z układu cyfrowego mogą się różnić: m n.

6 6 Układ cyfrowy X={[1,0,0,1,…,1],[0,0,1,1,…,0],[1,1,1,0,…,0],[1,0,1,0,…,0],…,[x 0, x 1,x 2, …, x n-1 ]} Y={[0,1,1,1,…,0],[0,1,1,0,…,1],[1,0,1,0,…,0],[0,0,0,0,…,1],…,[y 0, y 1,y 2, …, y m-1 ]}

7 7 Układ cyfrowy Dane wyjściowe Dane wejściowe

8 8 Sygnał cyfrowy Sygnałami wejściowymi i wyjściowymi do układu cyfrowego są sygnały cyfrowe. W większości zastosowań są to zakodowane sygnały binarne, czyli sygnały, które przyjmują tylko dwie wartości: W układach fizycznych napięcie elektryczne może reprezentować stany logiczne. Pewien zakres napięcia odpowiada stanowi logicznemu 0, a inny zakres stanowi logicznemu 1. Poziom sygnału StanWartość logiczna Wartość liczbowa niskiOFFFALSE0 wysokiONTRUE1

9 9 Układy cyfrowe Układ kombinacyjny – układ cyfrowy, w którym stan wejść jednoznacznie określa stan wyjść układu. Przykład: sumatory; komparatory; dekodery, kodery, transkodery; Układ sekwencyjny – układ cyfrowy, w którym stan wyjść zależy od stanu wejść oraz od poprzednich stanów układu. Przykłady: przerzutniki rejestry

10 10 Algebra Boolea Algebra Boolea jest algebrą z trzema operacjami wykonywanymi na dwuwartościowych argumentach. Argumenty w algebrze Boolea to {0, 1} natomiast operacje to: sumy, iloczynu, negacji. Operacja sumy i iloczynu jest wykonywana dla dowolnej ilości argumentów. Natomiast operacja negacji wykonywana jest zawsze dla pojedynczego argumentu.

11 11 Operacja sumy Operacja sumy daje wynik równy 1, jeżeli co najmniej jeden z argumentów jest równy 1. aba + b

12 12 Operacja iloczynu Operacja iloczynu daje wynik równy 1, wtedy i tylko wtedy gdy wszystkie argumenty przyjmują wartość 1. aba * b

13 13 Operacja negacji Operacja negacji zmienia wartość argumentu na przeciwną. a ā Negacja będzie zapisywana przez umieszczenie kreski nad zmienną logiczną ā.

14 14 Właściwości sumy i iloczynu przemiennościa+b=b+aab=ba łączności(a+b)+c=a+(b+c)(ab)c=a(bc) rozdzielczościa+(bc)=(a+b)(a+c) a(b+c)=ab+a c tożsamość a+0=a a+1=1 a+a=a a0=0 a1=a aa=a komplementarnośća+ā=1aā=0 prawo de Morgana

15 15 Operacja negacji sumy i iloczynu aba + b Korzystając z trzech podstawowych operacji można wyznaczyć negację sumy oraz iloczynu. Negacja sumy i negacja iloczynu związane są z prawem de Morgana aba * b

16 16 Bramki logiczne W układach fizycznych napięcie elektryczne może reprezentować stany logiczne. Pewien zakres napięcia odpowiada stanowi logicznemu 0, a inny zakres stanowi logicznemu 1. Stan logiczny 0 nazywamy stanem logicznym niskim i oznaczamy L (low ) Stan logiczny 1 nazywamy stanem logicznym wysokim i oznaczamy H ( high ) Bramką nazywamy prosty obwód elektroniczny realizujący funkcję logiczną. Bramki stanowią elementarne podzespoły komputera.

17 17 BRAMKA LUB (OR) ABC Bramka ta jest układem o dwu lub większej liczbie wejść, realizującym funkcję sumy logicznej zmiennych wejściowych. Wyjście bramki OR (LUB) jest w stanie wysokim, jeżeli któreś z wejść (lub oba) jest w stanie wysokim. W algebrze Boolea symbolowi OR odpowiada symbol +. A LUB B jest zapisywane jako A + B.

18 18 BRAMKA I (AND) ABC Bramka ta jest układem o dwu lub większej liczbie wejść, realizującym funkcję iloczynu logicznego zmiennych wejściowych. Wyjście bramki AND jest w stanie wysokim tylko wtedy, gdy oba wejścia są w stanie wysokim. W algebrze Boolea symbolowi AND odpowiada kropka (·). A i B jest zapisywane jako A · B lub po prostu AB.

19 19 BRAMKA NIE (NOT) AC Często potrzebujemy zmienić stan logiczny na przeciwny, nazywa się to również negowaniem stanu logicznego. Jest to funkcja inwertora, bramki o jednym wejściu. Booleowskim odpowiednikiem symbolu NOT (negacji Nie) jest kreska pozioma stawiana nad negowanym elementem, a czasem apostrof(). NIE A jest zapisywane jako lub jako A.

20 20 BRAMKA LUB – NIE (NOR) ABC Bramka ta jest układem realizującym funkcję negacji sumy, a więc zgodnie z prawem de Morgana również funkcję iloczynu negacji zmiennych wejściowych.

21 21 BRAMKA I – NIE (NAND) ABC Bramka ta jest układem realizującym funkcję negacji iloczynu, a więc zgodnie z prawem de Morgana również funkcje sumy negacji zmiennych wejściowych. Funkcja NOT może być połączona z innymi funkcjami, tworząc NAND. Bramka I-NIE (NAND) jest bramką podstawową w kilku klasach scalonych układów cyfrowych.

22 22 BRAMKA ALBO (EX – OR) ABC Exclusive – OR (czyli WYŁĄCZNIE LUB) – wyjście bramki XOR jest w stanie wysokim, jeżeli jedno albo drugie wejście jest w stanie wysokim – jest to zawsze funkcja dwóch zmiennych. Mówiąc inaczej, wyjście jest w stanie wysokim, jeżeli stany wejść są różne. Bramka XOR realizuje dodawanie bitów modulo – 2

23 23 BRAMKA ALBO – NIE (EX – NOR) A BC Bramka ALBO (Ex-OR) umożliwia bardzo prostą realizację funkcji ALBO - NIE Funkcja ALBO-NIE (Exclusive-NOR lub krócej funkcja Ex-NOR), może być zrealizowana bądź za pomocą bramki ALBO (Ex-OR), jeśli na jedno z jej wejść zostanie podany, zamiast sygnału prostego, sygnał zanegowany: bądź przez zanegowanie sygnału wyjściowego tej bramki:

24 24 Bramki logiczne

25 25 Układy sekwencyjne Układ cyfrowy, w którym aktualny stan wyjść zależy nie tylko od aktualnego stanu wejść, ale również zależy od stanu w którym układ znajdował się wcześniej nazywamy układem sekwencyjnym. Przykładem elementarnego układu sekwencyjnego jest układ przełączający, który służy do zaświecenia lampy stołowej z ręcznie uruchamianym przyciskiem o jednym tzw. położeniu stabilnym. Jeśli lampa nie świeci się, to naciśnięcie przycisków powoduje jej zaświecenie. W przypadku gdy lampa jest włączona, to naciśniecie przycisku powoduje wyłączenie lampy. Przyciśniecie przycisku powoduje włączenie lub wyłączenie lampy zależnie od tego czy wcześniej była włączona czy wyłączona.

26 26 Układy sekwencyjne W układach sekwencyjnych zależności między wejściami i wyjściami stają się niejednoznaczne. Tym samym stanom wejściowym mogą opowiadać różne stany wyjść. Wartość na wyjściu zależy od wcześniejszych stanów. W układach tego typu występuje pamięć układu. Pamięć realizowana jest przez wprowadzenie sprzężenia zwrotnego. Informacja o stanie, w którym znajduje się układ jest przekazywana na wejście układu. Układ ten nazywa się blokiem pamięci. Blok pamięci odpowiedzialny jest za realizację funkcji stanu układu.

27 27 Układy sekwencyjne synchroniczne i asynchroniczne W układach sekwencyjnych asynchronicznych zmiana stanu wewnętrznego następuje bezpośrednio i wyłącznie pod wpływem zmiany stanu wejść. Nowy stan wewnętrzny ustala się po pewnym czasie t określonym przez opóźnienie elementów, z których zbudowany jest układ realizujący funkcję. W układach synchronicznych zmiana stanu wewnętrznego może następować tylko w ściśle określonych chwilach czasu, wyznaczonych przez sygnał doprowadzony do specjalnego wejścia układu. Wejście to, nazywane jest taktującym lub zegarowym. Stan wejść oddziaływuje na stan wewnętrzny automatu tylko w chwilach czasu, gdy wejście zegarowe jest aktywne. Zmiana stanu wejść, gdy wejście zegarowe jest nieaktywne nie powoduje zmiany stanu wewnętrznego układu.

28 28 Co to jest przerzutnik? Przerzutnik jest podstawowym elementem układów sekwencyjnych. Jego funkcja polega na pamiętaniu jednego bitu informacji. Przerzutnik ma dwa stany wewnętrzne 1 i 0. Wyjście przerzutnika określa jego stan, przy czym zarówno stan, jak i wyjście przerzutnika oznaczane są przez Q. Przerzutniki mają również wyjście zanegowane. Zmiana stanu przerzutnika następuje pod wpływem zmiany wartości sygnałów wejściowych.

29 29 Przerzutniki Ze względu na moment zmiany, przerzutniki dzieli się na: asynchroniczne synchroniczne Przerzutniki asynchroniczne Przerzutniki asynchroniczne pracują bez sygnału taktującego, a stan przerzutnika ustala się bezpośrednio w wyniku zmiany stanu wejść. Przerzutniki synchroniczne Przerzutniki synchroniczne mają dwa rodzaje wejść: informacyjne (przygotowujące) zegarowe

30 30 Zastosowania przerzutników wykorzystuje się do budowy rejestrów, liczników, układów sterowania wskaźników alfanumerycznych inne układy sekwencyjne.

31 31 Asynchroniczny przerzutnik SR Przerzutnik SR Przerzutnik SR, zwany tak od angielskich słów Reset (kasuj) i Set (ustaw), jest najprostszym układem przerzutnika bistabilnego. W najprostszej postaci składa się z dwóch bramek NOR odpowiednio połączonych ze sobą w sposób pokazany na rysunku:

32 32 Przerzutnik asynchroniczny sr Przerzutnik tego typu posiada dwa wejścia: wejście wpisujące set (s), wejście zerujące reset (r). Do oznaczania wejść przerzutników asynchronicznych używamy małych liter. Układ posiada wyjście Q oraz wyjście zanegowane not (Q). Przerzutnik realizuje funkcję: srQ(t+1) 00Q(t) x Q(t) Q(t+1) sr

33 33 Przerzutnik sr Normalnym stanem spoczynkowym jest stan zerowy sygnałów wejściowych. Gdy S=0 i R=0 stan przerzutnika nie zmienia się Dla S=0 i R=1 przerzutnik zostaje wyzerowany Przy S=1 oraz R=0 następuje zmiana stanu przerzutnika Stany jednoczesnych sygnałów 1 na obu wejściach przerzutnika są niedozwolone.

34 34 Równanie logiczne przerzutnika SR QnQn SnRnSnRn S n R n = 0 przy czym S n R n = 0

35 35 Przerzutnik sr Tabela stanów ilustrująca działanie logiczne - – oznacza stany zabronione (!? oznacza stan zabroniony) R !? S Q

36 36 Synchroniczny przerzutnik SR Przerzutnik synchroniczny SR ma dodatkowe wejście C, do którego doprowadza się sygnał taktujący (synchronizujący). Zmiana stanu przerzutnika synchronicznego następuje w chwilach wyznaczonych przez sygnał taktujący. S R C Q Q S R

37 37 Synchroniczny przerzutnik JK Wejścia informacyjne J i K, odpowiadają wejściom S i R przerzutnika SR. Przerzutnik JK nie ma stanów wejściowych niedozwolonych. W przypadku jednoczesnego podania sygnałów 1 na wejścia J i K, jego stan następny będzie negacją stanu aktualnego J K J K C Q Q

38 38 Przerzutnik JK Równanie logiczne przerzutnika JK ma postać: QnQn JnKnJnKn

39 39 Synchroniczny przerzutnik D Przerzutnik D ma jedno wejście informacyjne, oznaczonym literą D. Spełnia on funkcję przepisywania informacji z wejścia D na wyjście Q z opóźnieniem jednego impulsu taktującego. Równanie logiczne przerzutnika D ma postać: D D C Q Q QnQn DnDn

40 40 Rejestry Rejestr jest zbiorem przerzutników służących do przechowywania informacji cyfrowej. Można wyróżnić rejestry szeregowe i równoległe. Rejestr szeregowy, to zestaw przerzutników połączonych ze sobą jeden za drugim w taki sposób, że do wyjścia jednego dołączone jest wejście następnego. Rejestr równoległy składa się z układu nie powiązanych ze sobą przerzutników, a operacje wpisu lub zerowania są wykonywane na wszystkich bitach (przerzutnikach) równolegle.

41 41 Prosty rejestr CLK P 1 P 2 P 3 P 4 D 1 D 3 D 2 D 4 Q 1 Q 3 Q 2 Q LOAD 0100

42 42 Rejestr przesuwający WEQ1Q1 Q2Q2 Q3Q3 Q4Q Q 1 Q 3 Q 2 Q 4 wejście szeregowe D 1 D 2 D 3 D 4 0 SHR clk

43 43 Połączenie magistralowe Magistrala jest drogą zapewniająca komunikację między urządzeniami. Cechą charakterystyczną magistrali jest to, że jest ona wspólnym nośnikiem transmisji. Do magistrali dołącza się urządzenia, a sygnały wysyłane przez którekolwiek z nich mogą być odbierane przez wszystkie pozostałe urządzenia. Jeśli dwa urządzenia nadawałyby w tym samym czasie, ich sygnały nakładałyby się i ulegały zakłóceniu. W określonym czasie może więc nadawać tylko jedno urządzenie. Często magistrala składa się z wielu dróg (linii) komunikacji. Każdą linią może być przesyłane sygnały reprezentujące binarne 0 i 1. W ciągu pewnego czasu przez pojedynczą linię może być przekazana sekwencja cyfr binarnych. Kilka linii zawartych w magistrali można wykorzystać razem do jednoczesnego (równoległego) transmitowania cyfr binarnych. Na przykład 8-bitowa jednostka danych może być przesyłana przez 8 linii magistrali. System komputerowy zawiera pewną liczbę różnych magistrali, które łączą zespoły komputera na różnych poziomach hierarchii. Magistrala łącząca główne zespoły komputera (procesor, pamięci, wejścia-wejścia) nazywana jest magistralą systemową. Najczęściej spotykane struktury połączeń komputera wykorzystują więcej magistrali systemowych.

44 44 Magistrale A B C web wea wyc Sygnały sterujące przepływem danych dzielą się na sygnały poziomowe i impulsowe. Rozróżnienie to jest związane z czasem propagacji sygnałów. Sygnał wyjściowy powinien zostać wysłany odpowiednio wcześniej i trwać przez dłuższy czas, tak aby był sygnałem stabilnym w momencie odczytu.

45 45 Struktura magistrali Linie danych są ścieżkami służącymi do przenoszenia danych między modułami systemowymi. Wszystkie te linie łącznie są określane jako szyna danych (ang. data bus). Szyna danych składa się z 8, 16, 32 lub 64 oddzielnych linii (liczba linii jest zależna od przesyłanego słowa). Liczba linii określa szerokość szyny. Ponieważ w danym momencie linia może przenosić tylko 1 bit, z liczby linii wynika, ile bitów można przenosić. Szerokość szyny jest podstawowym parametrem określającym wydajność całego systemu. Jeśli na przykład szyna danych ma szerokość 8 bitów, a każdy rozkaz ma długość 16 bitów, to procesor musi się łączyć z pamięcią dwukrotnie w czasie każdego cyklu rozkazu. Lnie adresowe są wykorzystywane do określania źródła lub miejsca przeznaczenia danych przesyłanych magistralą. Jeśli na przykład procesor ma zamiar odczytać słowo (8, 16, 32 lub 64 bitowe) danych z pamięci, umieszcza adres potrzebnego słowa na linii adresowej. Jest jasne, że szerokość szyny adresowej determinuje maksymalną możliwą pojemność pamięci systemu. Ponadto linie adresowe są również używane do adresowania portów wejścia-wyjścia. Najczęściej, najbardziej znaczące bity określają lokalizację w pamięci lub port wejścia-wyjścia wewnątrz modułu. W przypadku szyny 8-bitowej adres i niższe mogą na przykład oznaczać lokalizację w module pamięci (moduł 0), a adres i wyższe odnoszą się do urządzeń dołączonych do modułu wejścia-wyjścia (moduł-1).

46 46 Struktura magistrali Występuje wiele różnych rozwiązań magistrali systemowych, ale zawarte w nich linie można podzielić na następujące grupy funkcjonalne: linie danych, linie adresów, linie sterujące. 1.Zniekształca sygnał (np. z poziomego robi paraboliczny), 2.Opóźnia sygnał, 3.Powoduje, że sygnał traci na mocy. Problemy z projektowaniem magistral biorą się stąd, że magistrala jest linią długą i dlatego:

47 47 Magistrale... URZ. ZEWN. PROCESORPAMIĘC UKŁADY WE/WY ZEGAR SZYNA DANYCH SZYNA ADRESOWA SZYNA STEROWANIA UŻYTKOWNIK DANE PROGRAMY WYNIKI MONITORY, DRUKARKI, CZYTNIKI,... Centralna jednostka przetwarzająca (CPU) Liczba linii wyznacza możliwości adresowania np. liczba linii 20 to można zaadresować 2 20 komórek Liczba linii określa długość słowa procesora (8, 16, 32,.... (+bit detekcji i korekcji błędów) Kilkanaście (kilkadziesiąt) linii Uniwersalny układ przetwarzający informację i sterujący pracą pozostałych elementów systemu

48 48 Multipleksowanie Przesyły realizowane są także między magistralami, proces ten nazywany jest multipleksowaniem. Wyróżnia się multipleksowanie rozwidlające, polegające na wpisaniu stanu magistrali na jedną z kilku wybranych oraz koncentrujące – przepisanie stanu wybranej z kilku magistral na daną.

49 49 Bloki komutacyjne Multiplekser służy do wybierania jednego z wielu słów wejściowych i przesyłania go na wyjście. Na wyjściu Y pojawia się słowo wejściowe wskazane adresem A (wg naturalnego kodu binarnego). Demultiplekser służy do przesyłania słowa wejściowego X na jedno z wielu wyjść; numer tego wyjścia jest równy aktualnej wartości adresu. X 0 X j X N-1 Y n A e Y 0 Y j Y N-1 n A e X

50 50 Multipleksery Multiplekserem nazywamy układ kombinacyjny o m wejściach adresowych, 2 m wejściach informacyjnych i jednym wyjściu. Sygnał pojawiający się na wyjściu jest równy sygnałowi na wejściu o numerze wybranym przez wejścia adresowe. A B Z 0 0 I0 0 1 I1 1 0 I2 1 1 I3

51 51 Kodery i dekodery Informacja w maszynach cyfrowych może być zapisywana za pomocą zmiennych binarnych dwoma sposobami: 1.Zbiorowi danych elementarnych odpowiada równoliczny zbiór zmiennych binarnych, stąd każdej danej odpowiada jedna zmienna. 2.Zbiorowi danych elementarnych odpowiada kombinacja zmiennych binarnych. Kodowaniem nazywamy przejście z pierwszego sposobu na drugi, a operację odwrotną dekodowaniem. Realizujące to układy nazywamy odpowiednio koderem i dekoderem Dysponując n zmiennymi binarnymi można sposobem pierwszym zapisać n danych, sposobem drugim 2 n danych.

52 52 Kodery 122n122n 12n12n Koder dwójkowy, posiadający osiem wejść i trzy wyjścia Numer wybranego wejścia L z3z2z Z 1 =L 1 + L 3 + L 5 + L 7 Z 2 =L 2 + L 3 + L 6 + L 7 Z 3 =L 4 + L 5 + L 6 + L 7 Z1Z1 L1L3L5L7L1L3L5L7

53 53 Matryca kodowa kodera Z 1 =L 1 + L 3 + L 5 + L 7 Z 2 =L 2 + L 3 + L 6 + L 7 Z 3 =L 4 + L 5 + L 6 + L 7 Z1 Z2 Z3

54 54 Dekodery Numer wybranego wejścia L z3z2z Równania dla dekodera: n122n 12n12n

55 55 Matryca kodowa dekodera

56 56 Elementy składowe JA-L Moduł układu wykonującego operacje na operandach znajdujących się w przerzutnikach Z1 i Z2. Pojedynczy moduł operuje na jednym bicie operandów; dla słowa n-bitowego potrzebnych jest n takich samych modułów

57 57 Elementy składowe JA-L Układ przepisujący W momencie wystąpienia sygnału weak sygnał prosty z przerzutnika Z doprowadzany jest na wejście s akumulatora, a sygnał zanegowany do wejścia r.

58 58 Najprostszy sumator a b ii SiSi c i+1 c i a b 00 S0S0 c 1 c 0 a b c n-1 S n-1 c n n-1 c n c 0 A n B n S n C 4 = C 4 =1 Jak jest zbudowane pojedyncze ogniwo?

59 59 Półsumator Półsumator jest układem kombinacyjnym wykonującym operację dodawania na dwóch liczbach jednobitowych. Posiada dwa wejścia A i B oraz dwa wyjścia : S - sumy i C - przeniesienia. ABSC

60 60 Sumator ABC0C0 SCiCi Przy dodawaniu dwóch liczb binarnych występuje konieczność sumowanie trzech bitów. Układ realizujący taką operację nazywa się sumatorem jednobitowym S = A + B + C 0 C 0 - przeniesienie z młodszego bitu, C i - przeniesienie na starszy bit

61 61 Funkcje logiczne sumatora S cici c0c0 a b c ab c scici c0c0 ba

62 62 Realizacja sumatora /2 aiai bibi cici a i + b i s i c i+1 Pełny sumator można zestawić z dwóch półsumatorów uzupełnionych bramką OR.

63 63 Co z odejmowaniem? c n c 0 A n B n S n A c n c 0 A n B n S n – A ?

64 64 Kod U2 A U2 =, gdzie a j {0,1} Zakres: –2 n–1 A D 2 n–1 – 1 Bit a n–1 można interpretować jako bit znaku. Jeśli a n–1 = 0, to liczba jest dodatnia; jeśli a n–1 = 1 to liczba jest ujemna; pozostałe bity stanowią uzupełnienie (różnicę) wartości liczby do najwyższej potęgi liczby 2 U2 = +5 D ; U2 = –5 D

65 65 Sumator/układ odejmujący Jak z sumatora zbudować układ odejmujący? B B C o =0 Y = A – B = A + (–B| U2 ) –B| U2 = +1 = B Dla c 0 = 1 Y = A = A – B Dla c 0 = 0 Y = A + B = A + B C o =1

66 66 JA-L (notacja) AK weak B C JA-L wyb wyc wyak weak dod ode przep JA-L AK Z zer weja magistrala

67 67 Pamięci Pamięć to urządzenie techniczne, które umożliwia przyjmowanie i zapisywanie danych, a następnie ich wprowadzanie w dowolnym momencie do procesu obliczeniowego

68 68 Rodzaje pamięci Z dostępem sekwencyjnym SRAM (statyczne) Zewnętrzna Masowa Operacyjna Kieszeniowa Z dostępem cyklicznym PAMIĘCI Rejestrowa Z dostępem swobodnym (bezpośrednim) Z dostępem asocjacyjnym ROM RAM DRAM (dynamiczne) Hierarchia pamięci Dostęp do informacji

69 69 Klasyfikacja pamięci w komputerze W komputerach stosuje się różnego typu pamięci (co jest również przyczyną sporego zamieszania terminologicznego). Jedną z podstawowych metod klasyfikacji pamięci w komputerze jest tzw. hierarchia pamięci. Na samej górze w hierarchii pamięci znajduje się pamięć najszybsza, ale równocześnie o najmniejszej pojemności. Wraz ze wzrostem pamięci szybkość pamięci maleje. Wyróżnia się następujące poziomy hierarchii pamięci: a)pamięć rejestrową (rejestry), b)pamięć kieszeniową/podręczną (ang. cache memory), c)pamięć operacyjną, d)pamięć masową (dyski), e)pamięć zewnętrzną (dyski, dyski optyczne, taśmy magnetyczne), Pamięć rejestrowa jest to zbiór wszystkich dostępnych w procesorze rejestrów. Dostęp do nich jest możliwy przez układ sterowania, którego zadaniem jest wybranie odpowiedniego rejestru na podstawie kodu rozkazu. Jest to najszybsza pamięć w komputerze ale jej pojemności jest niewielka.

70 70 Pamięć kieszeniowa Pamięć kieszeniowa ma pojemność rzędu kilkuset KB (do 2 MB), a czas dostępu jest rzędu nanosekund. Pamięć ta umieszczona jest pomiędzy procesorem i pamięcią operacyjną. Pamięć ta związana jest z występowaniem zjawiska lokalności. Oznacza to, że rozkazy i dane dotyczące określonego fragmentu programu umieszczone są w sąsiednich komórkach. Dlatego można fragment pamięci operacyjnej przesunąć do pamięci kieszeniowej, z której bezpośrednio korzysta procesor. Dopiero brak danych i rozkazów w pamięci kieszeniowej zmusza procesor do korzystania z pamięci operacyjnej znacznie wolniejszej od pamięci kieszeniowej. Cykl pracy pamięci kieszeniowej jest 5 15 razy krótszy niż pamięci operacyjnej.

71 71 Pamięci masowe i zewnętrzne Pamięć masowa to zwykle pamięci dyskowa, której pojemność przekracza dziesiątki GB. Parametrem określającym szybkość pracy pamięci masowych jest czas dostępu. Czas ten zależy między innymi od szybkości obrotowej, przykładowo dla 7200 [obr/min] czas dostępu wynosi poniżej 9 [ms]. Pamięć zewnętrzna to pamięć taśmowa, optyczna lub dyskowa. Cechą charakterystyczną tego typu pamięci jest możliwość wymiany nośnika (płyty CD, DVD, taśma). Nośnik może być przechowywany poza komputerem. Dla tego typu pamięci najważniejszym parametrem jest szybkość transmisji.

72 72 Budowa dysku twardego Nazwa dysk twardy (ang. hard disk) wywodzi się z faktu zastąpienia elastycznego materiału dyskietki tarczą aluminiową pokrytą obustronnie materiałem o właściwościach magnetycznych

73 73 Klasyfikacja pamięci według dostępu do informacji Pamięci można podzielić pod względem sposobu dostępu do informacji. Wyróżnia się cztery klasy pamięci: a)pamięci z dostępem bezpośrednim (swobodnym), b)pamięci z dostępem cyklicznym, c)pamięci z dostępem sekwencyjnym, d)pamięci z dostępem asocjacyjnym (skojarzeniowym).

74 74 Pamięci z dostępem swobodnym Pamięci z dostępem swobodnym są pamięciami matrycowymi, gdzie nośnikami informacji jest matryca elementów. W pamięciach tego typu dostęp do komórki pamięci jest bezpośredni na podstawie adresu, a czas dostępu jest stały nie zależy od wcześniejszych operacji. Pamięci z dostępem swobodnym można podzielić na pamięci tylko do odczytu ROM (ang. read only memory) oraz pamięci do zapisu i odczytu RAM (ang. random access memory). Poszczególne elementy matryc pamięciowych pamiętają po jednym bicie. Współpraca procesora z przykładową pamięcią odbywa się w ten sposób, że procesor wysyła n – bitowy adres i dwa sygnały sterujące: sygnał dostępu E i sygnały rodzaju pracy R/W (odczyt-zapis ang. read/write). Wejściowy dekoder adresu zostaje odblokowany sygnałem dostępu E i następuje cykl pracy pamięci. W zależności od wysterowania linii R/W będzie to cykl odczytu lub cykl zapisu pamięci. Matryca

75 75 Pamięć z dostępem cyklicznym Pamięć z dostępem cyklicznym można podzielić na pamięci z nieruchomym nośnikiem i pamięci z ruchomym nośnikiem. Do pierwszej grupy należą pamięci, wykorzystywane tylko w specjalnych zastosowaniach. Są to specjalne rejestry przesuwające, w których informacja krąży w pętli zamkniętej. Odczyt dokonywany jest na wyjściu ostatniego stopnia a zapis na wejściu pierwszego. Do drugiej grupy zalicza się różnego rodzaju pamięci dyskowe na twardym i miękkim podłożu. Mechanizm adresowania pamięci polega na generowaniu adresu, pod którym powinna znaleźć się żądana informacja. Adres jest porównywany w komparatorze z aktualnym adresem znajdującym się na ostatnim stopniu. Dopiero po uzyskaniu zgodności adresów następuje zapis lub odczyt pamięci, zależnie od stanu linii R/W.

76 76 Pamięci z dostępem sekwencyjnym i asocjacyjne Pamięci z dostępem sekwencyjnym są pamięciami na taśmach magnetycznych. W takich pamięciach informacja zapisywana jest w kolejności jej przechowywania. Porcja danych, nazywana blokiem lub rekordem, jest zapisywana sekwencyjnie, tj. kolejno jedna za drugą na całej długości taśmy. Odczyt dokonuje się podając numer rekordu liczony od początku taśmy. Pamięci asocjacyjne (skojarzeniowe) są nazywane również pamięcią z adresowaną zawartością. Pamięć tego typu jest rodzajem pamięci z dostępem swobodnym, który umożliwia porównywanie i specyficzne badanie zgodności wybranych bitów wewnątrz słowa, przy czym jest to robione dla wszystkich słów jednocześnie.

77 77 Podstawowe parametry pamięci Pamięć jest charakteryzowana przez dwa podstawowe parametry: pojemność pamięci, wydajność pamięci. Pojemność wyrażana jest liczbą bajtów (1 bajt 8 bitów) np. 64 MB, 128 MB, 256 MB itd. Wydajność pamięci określana jest przez: czas dostępu - czas od momentu żądania informacji z pamięci do momentu, w którym ta informacja ukaże się na wyjściu pamięci, czas cyklu - najkrótszy czas jaki musi upłynąć pomiędzy dwoma żądaniami dostępu do pamięci, szybkość transmisji - określa ile bajtów (bitów) można przesłać pomiędzy pamięcią a innym urządzeniem w jednostce czasu.

78 78 Podstawowe parametry pamięci Czas dostępu w pamięci o dostępie swobodnym jest to czas niezbędny do zrealizowania operacji odczytu lub zapisu, to znaczy czas od chwili doprowadzenia adresu do chwili zapisania lub odczytania danych. W pamięciach o dostępnie nieswobodnym, czas dostępu jest czasem potrzebnym na umieszczenie mechanizmu odczytu-zapisu w pożądanym miejscu. Czas dostępu dla pamięci operacyjnej wynosi od 20 [ns] do 200 [ns]. Czas cyklu pamięci. Pojęcie to stosowano głównie do pamięci o dostępie swobodnym. Czas cyklu składa się z czasu dostępu oraz z dodatkowego czasu, który musi upłynąć, zanim będzie mógł nastąpić kolejny dostęp. Ten dodatkowy czas może być potrzebny dla zaniku sygnałów przejściowych lub do regeneracji danych, jeśli odczyt jest niszczący. Szybkości przesyłania danych (transfer). Jest to szybkość, z jaką dane mogą być wprowadzone do jednostki pamięci lub z niej wyprowadzone. W przypadku pamięci o dostępie swobodnym jest ona równa 1/(czas cyklu). W pamięciach o dostępie nieswobodnym zachodzi następująca zalezność: gdzie: T N - średni czas odczytu/zapisu N bitów, T A - średni czas dostępu, N – liczba bitów, R szybkość transferu w bitach na sekundę bit/s.

79 79 Pamięć operacyjna Pamięć operacyjna w komputerze jest pamięcią o dostępie swobodnym. W pamięciach tego typu słowa dostępne są bezpośrednio za pomocą logicznych układów adresowania. Pamięć tą można podzielić ze względu na możliwość odczytu i zapisu. Wyróżnia się pamięci typu: RAM pamięć o dostępie swobodnym (ang. random access memory), która zalicza się do pamięci typu zapis-odczyt. Kasowanie pamięci odbywa się elektrycznie na poziomie bajtu. Zapis jest realizowany elektrycznie. Pamięć jest typu ulotnego oznacza to że zawartość pamięci ulega wykasowaniu po wyłączeniu komputera. Pamięć RAM dzieli się na: Pamięć dynamiczną, która zbudowana jest podobnie jak kondensatory, w których zgromadzony jest ładunek elektryczny. Kondensatory ulegają sukcesywnemu rozładowaniu co powoduje utratę ładunku. Tym samym pamięci tego typu są wyposażone w specjalne układy odświeżania. Dodatkowy układ odświeżania podnosi koszt wykonania pamięci, który niweluje niski koszt wykonania samej pamięci oraz znacznie obniża szybkość pracy pamięci. Zasada działania – Zapis informacji następuje po wysterowaniu tranzystora T2 impulsem dodatnim i podaniu na linię zapisu potencjału odpowiadającego 1 lub 0 logicznemu. Tranzystor przechodzi w stan przewodzenia i umożliwia naładowanie kondensatora do wartości występującej na linii zapisu. Jeśli na kondensatorze zgromadzimy duży ładunek dodatni (1 logiczna), to T1 przewodzi. Jeśli brak ładunku (0 logiczne) – T1 nie przewodzi. Odczyt polega na podaniu dodatniego sygnału na T3.

80 80 Pamięć RAM Pamięć statyczna, w której wykorzystuje się przerzutniki do zapamiętania informacji. Pamięć statyczna przechowuje informację tak długo jak jest zasilana i nie wymaga odświeżania. Pamięci te są nieco droższe od dynamicznych, ale też znacznie szybsze od niej. Zasada działania – podajemy sygnał 1 logicznej na odpowiednią linię odczytu oraz sygnału 1 lub 0 na linię zapisu

81 81 Pamięć ROM Pamięcią ROM (ang. Read Only Memory) nazywamy pamięć półprzewodnikową o dostępie swobodnym przeznaczoną tylko do odczytu uprzednio zapisanych danych. Oznacza to, że nie można do niej zapisywać danych w trakcie normalnej pracy w systemie. ROM jest pamięcią nieulotną, co oznacza, że po wyłączeniu zasilania dane nie są tracone. ROM (mascable ROM) zawartość pamięci ustalana jest w procesie produkcji (za pomocą odpowiednich masek) - BIOS do obsługi klawiatury PROM (programmable ROM) pamięć jednokrotnie programowalna (programowanie elektryczne) przez użytkownika - obecnie nieużywana EPROM pamięć wielokrotnie programowalna w ultrafioletowych programatorach - obecnie wychodzi z użycia EEPROM pamięć kasowana i programowana na drodze elektrycznej (podobnie jak RAM, ale czas zapisu jest nieporównywalnie długi) - flash- BIOS (uaktualniany BIOS)

82 82 Adresacja pamięci o dostępie swobodnym Adres ROM

83 83 Pamięć operacyjna 2D Pamięci w komputerze budowane są jako matryce 2D i 3D (ang. dymension). Pamięć 2D charakteryzuje się tym że posiada trzy końcówki. Pierwsza jest wejściem zapisu, druga wyjściem odczytu, a trzecia końcówką wybierania. Element tego typu jest stosunkowo prosty, ale wymaga znacznie bardziej złożonego układu wybierania. Element z jedną końcówką wybierania jest aktywny gdy pojawi się jedynka logiczna na wejściu wybierania. Z komórki, która jest aktywna, można odczytać zawartość lub zapisać do komórki informację. Na rysunku przedstawiona jest matryca 4x4 pamięci. Komórki są tak połączone, że wejścia wybierania elementów znajdują się w tym samym wierszu i są połączone. Końcówki danych komórek umieszczonych w tej samej kolumnie są również połączone. W e j ś c i a w y b i e r a j ą c e Linie danych Komórka pamięci

84 84 Pamięć operacyjna 2D Na wyjściu dwuwejściowego dekodera znajduje się słowo 1 z 4 i w ten sposób wybierany jest tylko jeden z czterech wierszy tzn. jedna z 4 komórek pamięci. Każda komórka składa się z czterech elementów. Każda końcówka danej kolumny jest dołączona do wyjścia wzmacniacza zapisu i wejścia wzmacniacza odczytu. Wzmacniacze są sterowane sygnałem R/W, który powoduje ich naprzemienną pracę (wzmacniacz zapisu pracuje podczas zapisu, natomiast wzmacniacz odczytu tylko w fazie odczytu). Wadą pamięci tego typu jest konieczność rozbudowania pamięci o złożone układu dekoderów. Rozmiar dekoderów rośnie wraz z pojemnością pamięci. Dla pamięci o pojemności 64 KB dekoder jest 16- wejściwy. Wykonanie takich dekoderów jest stosunkowo złożone. Wady tej pozbawione są pamięci typ 3D.

85 85 Pamięć operacyjna 3D Komórka pamięci Matryca pamięci typu 3D z dwoma wejściami wybierania, przedstawiona jest na rysunku. Końcówki danych są zwarte, co powoduje że matryca tworzy pamięci 16 baitową. Aby wybrać dane słowo trzeba wybrać jeden z wierszy i jedną z kolumn. Jest to realizowane przez dwa 2-wejściowe dekodery. Matryce 4x4 są łączone w płaty pamięci. Końcówki danych (wejścia i wyjścia) są dołączone do wejść wzmacniaczy odczytu i wzmacniaczy zapisu. Elementy pamięci wraz z dekoderami wejścia tworzą dekoder matrycowy. Rozwiązanie to znacznie upraszcza budowę pamięci. Przykładowo dla pamięci o pojemności 64 KB trzeba zastosować dwa dekodery 8 – wejściowe o 2 8 wyjściach. Jest to znacznie prostsze rozwiązanie niż pamięci 2D o takiej samej pojemności. Zysk ten został okupiony wydłużeniem czasu dekodowania, ponieważ są dwa stopnie dekodowania. Pewnym kompromisem są pamięci typu 2 1 / 2 D

86 86 Pamięć operacyjna 2 1 / 2 D Zasada pracy pamięci 2 1 / 2 D polega na tym, że w matrycy stosuje się elementy z jedną końcówką wybierania, tak jak w pamięci typu 2D, ale odczyt lub zapis wykonuje się tylko z wybranych kolumn. Matryca komórek jest podobna do matrycy w pamięci 2D. Układ adresowania i sterowania matrycy przedstawiony jest na rysunku. Linie kolumn matrycy są multipleksowane. Multiplekser jest sterowany dwoma sygnałami adresowymi. Podczas pracy pamięci wybierany jest tylko jeden wiersz, ale także tylko jedna komórka z tego wiersza jest dołączona do końcówki danych (wejścia wzmacniacza odczytu albo wyjścia wzmacniacza zapisu). Wybór kolumny dokonują sygnały na wejściach sterujących multiplekserem (A 2, A 3 ). Pamięci przedstawiana na rysunku posiada pojemność 16 słów jednobitowych. W e j ś c i a w y b i e r a j ą c e Linie danych Komórka pamięci

87 87 Prosta maszyna cyfrowa L A S I Kod Ad Z Ak wyad wyak il Mag. A Mag. S weak wes wea wel wei wyl ode weja wys dod przep

88 88 Zasada sterowania zgodnie z logiką szytą Dystrybutor faz Kombinacyjny układ logiczny Obiekt sterowania... US JC Sygnały stanu Sygnały sterujące W przypadku realizacji US w logice szytej wektor sterujący jest tworzony w kombinacyjnym układzie logicznym na podstawi wektora stanu obiektu sterowania oraz sygnałów pochodzących z dystrybutora faz (DF). Dystrybutor faz DF

89 89 Dystrybutor faz Komputer pracuje wg tzw. czasu komputerowego. Jednostką czasu komputera jest faza. Ciąg faz kolejno po sobie następujących powtarzających się cyklicznie nazywamy cyklem. Instrukcje wewnętrzne maszyny cyfrowej (rozkazy) wykonywane są w czasie jednego cyklu, zwanego cyklem rozkazowym. W układach realizowanych w technice mikroprogramowej do wyznaczania faz wystarczy ciąg impulsów z generatora. W układach realizowanych w technice szytej układ sterujący jest kombinacyjnym układem logicznym, który tworzy sygnały mikrosterujące w zależności od stanu komputera. Stąd wynika potrzeba odróżnienia poszczególnych faz cyklu – umożliwia to dystybutor faz. Zegar F1 F2 F3 f1 f2 f3 Na sygnały wyjściowe składają się sygnały poziome oznaczone dużymi literami F oraz sygnały impulsowe f. Liczba faz jaką generuje zależy od przyjętej organizacji cyklu rozkazowego(np.: 3 fazy, lub 4 fazy).

90 90 Dystrybutor faz Normalny dystrybutor faz generuje zawsze taką samą ich liczbę i podczas realizacji rozkazów o mniejszej ilości faz jedna faza pozostaje niewykorzystana – tzw. martwa

91 91 Dystrybutor faz Rozwiązaniem problemu martwej fazy jest inteligentny dystrybutor faz, będzie generował tyle faz ile dany rozkaz potrzebuje. Układ przedstawiony na rysunku działa w ten sam sposób co zwykły dystrybutor trójfazowy. Jednak o tym czy po drugiej fazie zostanie wygenerowana trzecia, czy od razu pierwsza decydują sygnały stanu określające rodzaj wykonywanego rozkazu (DOD, ODE, ŁAD, POB, SOB, SOM). ŁAD

92 92 Sygnały sterujące Elementy składowe maszyny WSygnały sterujące Rola sygnałów sterujących Pamięć operacyjna z rejestrem adresowym A i słowowym S wea(mag A) A piszZapis danej z rejestru S pod adres znajdujący się w rej. A czytOdczyt danej (adres w rejestrze A) do rejestru S wys(S) mag. S wes(mag. S) S Jednostka arytmetyczno-logiczna wraz z akumulatorem AK i przerzutnikiem Z (określa on znak liczby w akumulatorze; 1 – liczba ujemna) dod(AK) + (mag. S) AK ode(AK) – (mag. S) AK przep(mag. S) AK weakZapis w wyniku operacji w AK weja(mag. S) JAL wyak(AK) mag. S

93 93 Sygnały sterujące cd. Rejestr instrukcji I, podzielony na część adresową i kodową wei(mag. S) I wyad(AD) mag. A Licznik rozkazów L, inkrementowany sygnałem il il(L) + 1 L wel(mag. A) L wyl(L) mag. A

94 94 Proponowana lista rozkazów DOD (AK) + ((AD)) AK001 ODE (AK) - ((AD)) AK010 ŁAD (AK) (AD)011 POB ((AD)) AK100 SOB (AD) L 101 SOM Jeśli Z =1 to (AD) L110 Jeśli Z = 0 to (L) + 1 L STP zatrzymanie zegara111 Kod operacji adres argumentu Format rozkazu Proponowane kody

95 95 Rozkazy i ich równania (DOD) Rozkaz DOD – wykonuje operację dodania do zawartości akumulatora zawartości komórki o adresie podanym jako argument rozkazu. Wynik umieszczany jest w akumulatorze. Zapis symboliczny: (AK) + ((AD)) AK Plan wykonania: ((A)) S czyt, (S) I wys, wei, L + 1 L il, (AD) A wyad, wea, ((A)) S czyt, (S) + (AK) AK wys, weja, dod, weak, (L) A wyl, wea

96 96 Rozkazy i ich równania (DOD cd.) Równania rozkazu na podstawie wykresów czasowych czyt = (F 1 + F 3 ) * DOD wys = (F 1 + F 3 ) * DOD wei = f 1 * DOD il = f 1 * DOD wyad = F 2 * DOD wea = (f 2 + f 3 ) * DOD weja = F 3 * DOD dod = F 3 * DOD weak = f 3 * DOD wyl = F 3 * DOD

97 97 Rozkaz ODE – odejmowanie zawartości komórki od akumulatora z pozostawieniem wyniku w akumulatorze. Rozkaz jest podobny do rozkazu DOD, a więc jego równania są następujące: czyt = (F 1 + F 3 ) * ODE wys = (F 1 + F 3 ) * ODE wei = f 1 * ODE il = f 1 * ODE wyad = F 2 * ODE wea = (f 2 + f 3 ) * ODE weja = F 3 * ODE dod = F 3 * ODE weak = f 3 * ODE wyl = F 3 * ODE Zapis symboliczny: (AK) - ((AD)) AK Rozkazy i ich równania (ODE)

98 98 Rozkazy i ich równania (ŁAD) Instrukcja ŁAD – przesyła zawartość akumulatora do podanej jako argument rozkazu komórki pamięci. Zapis symboliczny: (AK) (AD) Plan wykonania ((A)) S czyt (S) I wys, wei L + 1 L il (AD) A wyad, wea (AK) S wyak, wes (S) (A) pisz (L) A wyl, wea

99 99 Rozkazy i ich równania (ŁAD cd.) Równania rozkazu: czyt = F 1 * ŁAD wys = F 1 * ŁAD wei = f 1 * ŁAD il = f 1 * ŁAD wyad = F 2 * ŁAD wea = (f 2 + f 3 ) * ŁAD wyak = F 2 * ŁAD wes = f 2 * ŁAD pisz = F 3 * ŁAD wyl = F 3 * ŁAD

100 100 Rozkazy i ich równania (POB) Rozkaz POB – pobiera zawartość komórki o adresie podanym w części argumentowej rozkazu i umieszcza w akumulatorze. Zapis symboliczny: ((AD)) AK Plan wykonania: ((A)) S czyt (S) I wys, wei L + 1 Lil (AD) A wyad, wea ((A)) S czyt (S) AK wys, weja, przep, weak (L) A wyl, wea Przebiegi czasowe:

101 101 Rozkazy i ich równania (POB cd.) Równania rozkazu: czyt = (F 1 + F 3 ) * POB wys = F 1 * POB wei = f 1 * POB il = f 1 * POB wyad = F 2 * POB wea = (f 2 + f 3 ) * POB weja = F 3 * POB przep = F 3 * POB weak = f 3 * POB wyl = F 3 * POB Przebiegi czasowe:

102 102 Rozkazy i ich równania (SOB) Skok bezwarunkowy SOB – przenosi sterowanie z punktu wywołującego do komórki o adresie wskazanym przez argument. W rozkazie tym musi więc nastąpić zapisanie licznika rozkazów nową wartością – adresem, pod który ma nastąpić skok. Zapis symboliczny: (AD) L Plan wykonania: ((A)) S czyt (S) I wys, wei L + 1 L il (AD) L wyad, wel (AD) A wyad, wea Przebiegi czasowe:

103 103 Rozkazy i ich równania (SOB cd.) Przebiegi czasowe: Równania rozkazu: czyt = F 1 * SOB wys = F 1 * SOB wei = f 1 * SOB il = f 1 * SOB wyad = F 2 * SOB wea = f 2 * SOB wel = f 2 * SOB

104 104 Rozkazy i ich równania (SOM) Skok warunkowy SOM– przenosi sterowanie do innego punktu programu pod warunkiem, że w akumulatorze znajduje się liczba ujemna (sygnalizowane jest to stanem przerzutnika Z=1). Rozkaz SOM jest wtedy równoważny skokowi bezwarunkowemu SOB; do licznika rozkazów L wpisywana jest wartość pola adresowego rozkazu. Równania rozkazu SOM * Z: czyt = F 1 * SOM * Z wys = F 1 * SOM * Z wei = f 1 * SOM * Z il = f 1 * SOM * Z wyad = F 2 * SOM * Z wea = f 1 * SOM * Z wel = f 2 * SOM * Z Jeżeli w przerzutniku Z jest zapisane zero logiczne, ozn. to, iż wartość w akumulatorze jest dodatnia i maszyna przechodzi do instrukcji znajdującej się bezpośrednio po rozkazie skoku SOM: (L) + 1 L

105 105 Ciąg operacji: ((A)) S czyt (S) I wys, wei L + 1 L il (L) A wyl, wea Przebiegi czasowe: czyt = F 1 * SOM * (~Z) wys = F 1 * SOM * (~Z) wei = f 1 * SOM * (~Z) il = f 1 * SOM * (~Z) wyl = F 2 * SOM * (~Z) wea = f 2 * SOM * (~Z) (~Z – negacja, czyli stan przerzutnika Z=0) Rozkazy i ich równania (SOM cd.) czyt wys wei il wyl wea Równania rozkazu SOM * (~Z):

106 106 Układ sterujący w wersji szytej Procesor to część komputera zdolna do wykonania rozkazu, które odbywa się w jednostce centralnej sterowanej sygnałami z układu sterowania. Ogólnie sterowanie polega na wytworzeniu sygnałów sterujących (wektora sterującego) na podstawie sygnałów stanu (wektora stanu). sygnały sterujące = F(sygnały stanu) Równania rozkazów przy pomocy sygnałów:DOD,ODE,ŁAD, POB, SOM, SOM, STP, Z, F1, F2, F3, f1,f2,f3 możemy okreslic 16 sygnałów: 1. czyt = F1+F3*(DOD+ODE+POB) 2. wys = F1+F3*(DOD+ODE+POB) 3. wei = f1 4. il = f1 5. wyad = F2*(DOD+ODE+ŁAD+POB+SOB+SOM*Z) 6. wea = f2*(DOD+ODE+ŁAD+POB+SOB+SOM*Z+SOM*~Z)+f3*(DOD+ODE+ŁAD+ POB)= f2+f3*(DOD+ODE+ŁAD+POB) 7. dod = F3*DOD 8. ode = F3*ODE 9. przep = F3*POB 10. weak = f3*(DOD+ODE+POB) 11. weja = F3*( DOD+ODE+POB) 12. wyl = F2*SOM*~Z+F3*( DOD+ODE+LAD+POB) 13. wyak = F2*ŁAD 14. pisz = F3*ŁAD 15. wes = f2*ŁAD 16. wel = f2*(SOB+SOM*Z)

107 107 Układ sterujący w wersji szytej F1 F2 F3 f1 f2 f3 czyt wys wei il wyad wea weja dod ode weak przep pisz wyl wes wyak wel DOD ODE POB LAD SOB SOM Z

108 108


Pobierz ppt "Podstawowe elementy komputera. 2 Maszyna von Neumanna Program wykonywany przez procesor wraz z danymi jest umieszczony w pamięci; Kolejność wykonywanych."

Podobne prezentacje


Reklamy Google