Pobieranie prezentacji. Proszę czekać

Pobieranie prezentacji. Proszę czekać

Systemy wysokiej niezawodności ( High Availability Systems ) Jacek Kitowski Katedra Informatyki AGH Grupa Systemów Komputerowych (CSG) C2 IV p. tel. 617-35-20.

Podobne prezentacje


Prezentacja na temat: "Systemy wysokiej niezawodności ( High Availability Systems ) Jacek Kitowski Katedra Informatyki AGH Grupa Systemów Komputerowych (CSG) C2 IV p. tel. 617-35-20."— Zapis prezentacji:

1 Systemy wysokiej niezawodności ( High Availability Systems ) Jacek Kitowski Katedra Informatyki AGH Grupa Systemów Komputerowych (CSG) C2 IV p. tel

2 Bezpieczeństwo Systemów Komputerowych Systemy wysokiej niezawodności ( High Availability Systems ) Jacek Kitowski

3 Plan wykładu zWprowadzenie do problematyki HAS zPodstawowe pojęcia zRekapitulacja yMetody oceny wydajności systemów yTendencje rozwojowe procesorów yKomputery systemów otwartych i modele programowania zSystemy komputerowe wysokiej dostępności zSkładowanie i udostępnianie dużych zbiorów danych zWprowadzenie do problematyki jakości oprogramowania zOchrona danych przed zniszczeniem i utratą yPodczas przetwarzania xElementy architektury komputera xSystemy wielokomputerowe yPodczas udostępniania xPodsystemy pamięci masowej yPodczas archiwizacji xTertiary storage

4 Technology Infrastructure Availability IT Processes Support Partnerships Składowe dyspozycyjności - dostępności "Technology is one component in the evolution to high availability systems" Availability is Built, Managed and Measured

5 Cel wykładu zProblemy projektowania i eksploatacji przemysłowych i komercyjnych systemów komputerowych zMetody podniesienia niezawodności systemów i zapewnienia ciągłości pracy zM.in.: yparametry techniczne sprzętu i oprogramowania yrozwiązania sprzętowo-programowe yelementy strategii dotyczącej wyboru sprzętu

6 Literatura zEvan Marcus, Hal Stern Blueprint for High Availability: Desiging Resilent Distributed Systems, John Wiley & Sons, 2000 zJacek Kitowski Współczesne Systemy Komputerowe, Wyd. CCNS, 2000 zMarc Farley, Thorton A. May Building Storage Networks, Mac Graw-Hill, 2000 zPomocnicza: yJon W. Toigo: Disaster Recovery Planning: Strategies for Protecting Critical Information Assets, 1999 yDhiraj K. Pradhan: Fault-Tolerant Computer System Design, Prentice Hall, 1996

7 Wprowadzenie zZastosowania naukowo-techniczne, przemysłowe, komercyjne zZagadnienia: yparametry techniczne i funkcjonalność oprogramowania yrozwiązania podnoszące niezawodność oferowanych usług i ich bezpieczeństwo yciągłość pracy ywybór sprzętu - elementy strategii ykoszt rozwiązań

8 Jakość przetwarzania zZróżnicowane pojęcie, zależne od celu, implementacji.... zTradycyjnie: yłatwiej ywiarygodniej ytaniej yszybciej ywięcej zHigh Performance Computing (HPC) versus High Throughput Computing (HTC) yHPC - execution time, speedup, efficiency (dot. pojedynczego zadania) yHTC - przepustowość instalacji - wydajność w długim horyzoncie, miesiącu....

9 Czynniki przy podejmowaniu decyzji w zakresie systemów informatycznych zPodstawowe cele informatyzacji zZakres zastosowań, np.: ynaukowo-techniczne ywspomaganie zarządzania yusługi sieciowe yudział przetwarzania rozproszonego zWłasności aplikacji, np.: yalgorytm i dane, model programowania ymetoda implementacji algorytmu yarchitektura komputera i system operacyjny yrozmiar zagadnienia i liczba użytkowników ymetody i środki programistyczne do oceny wydajności i optymalizacji aplikacji zPrzykłady: yObliczenia n-t: -> opis fenomenologiczny -> model matematyczny -> algorytm numeryczny (struktury danych) -> model komputerowy > odwzorowanie: problem-architektura-algorytm yInstytucje międzynarodowe: struktura zdecentralizowana -> system rozproszony zapewniający integralność

10 Czynniki przy podejmowaniu decyzji w zakresie systemów informatycznych - cd. zStrategie w zakresie niezawodności i ochrony informacji, w tym: ypoziom dostępności i architektura systemu - redundancja ymodel składowania i udostępniania danych i jego realizacja yśrodki ochrony informacji przed niepowołanym dostępem zInżynieria i problematyka jakości oprogramowania zPrzykłady: ysystemy wielokomputerowe ybackup, archiwizacja, HSM yfirewalls

11 Pojęcia zwydajność zbasic systems zRedundancja zRAS yniezawodność ( resiliency ) ydostępność, A ( availability ) yserwisowalność ( servisability) zMTBF ( Mean Time Between Failures ) zMTTR ( Mean Time to Repair ) zMSBF ( Mean Time Between Swaps ) zstopa błędu zsystem failover (model: 2 systemy pracują jako jeden) zdisaster recovery zzastosowania: ynaukowo-technicze yprzemysłowe ykomercyjne ywspomaganie zarządzania zprzykładowa definicja

12 Metody oceny wydajności systemów ( Computer benchmarks ) Motywacja (testowe wykonanie własnej aplikacji) LICZBA PROCESORÓW vs. WYDAJNOŚĆ hardware performance counters

13 Klasyczne miary wydajności zMIPS y Million Instructructions per Second y1 MIPS DEC VAX11/780 yIBM MIPS (S390/OS390) zMFLOPS (Mflop/s) y Million Floating Point Operations per Second y Rpeak y Rmax (Linpack) y R własnej aplikacji

14 Cechy miar wydajności ---> HAV znapisane w językach programowania wysokiego poziomu (przenośność) zreprezentacja dla wybranej klasy rzeczywistych zastosowań, złatwość modyfikacji (postęp w algorytmach, metodach optymalizacji, technologii) zszeroki zakres testowanych elementów składowych systemu i współpracy z oprogramowaniem zpomiary łatwe do realizacji zakceptowane

15 Kategorie miar wydajności --> HAV z syntetyczne miary wydajności (podstawowe operacje) - Dhrystone i Whetstone z jądra programowe ( kernels ) wybrane fragmenty rzeczywistych programów, m.in. Livermore Fortran Kernels i NAS Kernel Benchmark Program z algorytmy - programy testowe, np. LINPACK z aplikacje (kompletne) (fizyka, chemia lub wspomaganie zarządzania), np. Perfect Benchmarks, ParkBench, z rodziny SPEC, SAP, NotesBench i Baan z specyfikacje - stanowią zbiór wymagań funkcjonalnych realizowanych przy dowolnej implementacji sprzętowej i programowej, np. miary z rodziny TPC

16 Miary syntetyczne i jądra programowe zWhetstone (1976) obliczenia numeryczne; wywołania funkcji z biblioteki matematycznej (np. sin(.), exp(.)); Algol i Pascal zDhrystone (1984) - zastosowania nienumeryczne stałoprzecinkowe (instr. warunkowe i wywołania procedur), systemy operacyjne, kompilatory, czy edytory; ADA i C zLivermore Fortran Kernels zRóżnica między LFK Mflop/s i Rpeak Mflop/s !!

17 Jądra programowe, cd. zNAS Kernels (Fortran) yjądra xEP - generacja liczb pseudolosowych - mała komunikacja xMG - obliczenia wielosiatkowe - duża komunikacja xCG - met. gradientów sprzężonych - wartośći własne macierzy rzadkiej xFT - cząstkowe równania różniczkowe met. FFT xIS - sortowanie yprogramy xLU - równania liniowe met. trangulacji xSP - równania liniowe macierzy gęstej xBT - jak SP - met. blokową

18 Algorytmy: -- LINPACK zmacierz gęsta z R yDP Mflop/s (100x100) yTPP Mflop/s (1000x1000) z Rpeak Mflop/s zLiczba operacji ( n - liczba równań) zLinpack Parallel y Rmax y Nmax y N 1/2 y Rpeak

19 Przykładowe wyniki dla zestawu LINPACK

20 Linpack - cd.

21 Aplikacje: -- SPEC zOrganizacja niekomercyjna (1988) - miary dla komputerów systemów otwartych zTrzy grupy robocze: yOpen Systems Group - miary dla UNIX, NT, VMS; najważniejsze z nich to CINT95 i CFP95; yHigh Performance Computing Group -- ocena wydajności systemów przeznaczonych dla intensywnych obliczeń numerycznych dużej skali; yGraphics Performance Characterization Group -- dla podsystemów graficznych oraz środowisk OpenGL i Xwindows. zPodstawowe zestawy SPEC: yCPU95 i CPU2000 yGPC, SFS, web96/web99, jvm98 z

22 SPEC CPU95 Maszyna referencyjna SUN SPARCstation10/40

23 CPU95 - szczegóły ( średnia geometryczna miar ) C - component; S - system

24 CPU2000 ( średnia geom. miar ) zCINT2000 yKompresja danych (C) yProjektowanie układów FPGA (C) yKompilator języka C (C) yoptymalizacja - minimalizacja (C) ygra w szachy (C) yPrzetwarzanie języka naturalnego (C) yraytracing (C++) yprzetwarzanie w języku Perl (C) yteoria grup (C) zCFP2000 ychromodynamika kwantowa (F77) ymodel dynamiki wody (F77) ysolwer wielosiatkowy 3D - pole potencjalne (F77) ysolwer dla równań parabolicznych i eliptycznych (F77) ybiblioteka graficzna w 3D (C) yCFD (F90) yrozpoznawanie obrazów - sieci neuronowe (C) ypropagacja fal sejsmicznych (C) yprzetwarzanie obrazów - identyfikacja twarzy (F90) ychemia obliczeniowa (C) ytestowanie liczb pierwszych (F90) yFEM - zderzenia (F90) yprojektowanie akceleratora (F77) yrozchodzenie się zanieczyszczeń (F77) Maszyna referencyjna SUN Ultra5/300MHz/256MB - wartości 100

25 Przykładowe wartości CPU95

26 Przykładowe wartości CPU2000

27 SPECint95

28 SPECfp95

29 SPEC2000

30 SPECfp2000 Source: September 2001http://www.spec.org/osg/cpu2000/results/cfp2000.html *Other brands and names are the property of their respective owners

31 Aplikacje: SAP zSystem do wspomagania zarządzania zUżywany przez duże międzynarodowe koncerny z~15000 instalacji zarchitektura klient-serwer ymodel dwuwarstwowy ymodel trzywarstwowy R/3 warstwy: xdanych xaplikacji xprezentacji zMetryki: yliczba użytkowników yśredni czas odpowiedzi < 2 s yprzepustowość konfiguracji (w SAPS) - liczba kroków dialogu/godz.

32 Opis modułów benchmarku SAP R/3

33 V2250 Database Server V2250 Dialog/Update Servers K380 Message Server 1 Database Server - V way, 16 GB - Oracle bit - HP-UX bit 9 Dialog/Update Servers - V way, 8GB - HP-UX Message/Enqueue Server - K380, 6-way, 2GB - HP-UX HP AutoRaids … 18 HP AutoRaid Disk Systems HyperFabric Interconnect SAP 3.1H 6750 SD users 1.95 second response time 2,034,000 dialog steps/hr Przykładowa konfiguracja sprzętu dla SAP R/3

34 Przykładowe wyniki SAP R/3 dla modułu SD

35 SD Users * Benchmark with R/3 v. 3 ** Benchmark with R/3 v. 4 Przykładowe wyniki SAP R/3 - cd.

36 Aplikacje: inne zBaanIV yBRU zNotesBench zPerfect Benchmark i Parkbench

37 Specyfikacje: - TPC z Transaction Processing Council (San Jose 1988) zdefiniowanie zbioru wymagań funkcjonalnych (tj. specyfikacji) zmetodologia testów i koszt utrzymania systemu przez 5 lat zdowolna implementacja na dowolnym sprzęcie zTPC tworzą przedstawiciele sprzętu i oprogramowania - ISV, analitycy rynku (~50) z

38 TPC-C z On-line Transaction Processing, 1992 zmieszanka transakcji zapisu, odczytu, usuwania i aktualizacji zelementy: yjednoczesne wykonywanie transakcji ytransakcje on-line i odroczone ywiele sesji yumiarkowane czasy systemowe i aplikacji yznaczne wykorzystanie pamięci dyskowej i i/o ytransakcje ACID (atomicity, consistency, isolation durability) ynierównomierny dostęp do danych - klucze pierwotne i wtórne ywiele zróżnicowanych tablic ywspółzawodnictwo w dostępie do danych i ich aktualizacji

39 TPC-C cd. zTesty przekazane do TPC dla zatwierdzenia zdla produktów aktualnych lub dostępnych w ciągu 12 miesięcy zrodzaje transakcji ynowe zamówienie yobciążenie kosztami zakupu ywysyłka towaru ystatus zamówienia ymonitorowanie zasobów

40 Metryki TPC-C ztpmC (trans/min) dla nowych zamówień przy jednoczesnej obsłudze pozostałych z$/tpmC ($ - koszt zakupu i utrzymania przez 5 lat) zwymagana ostrożność przy interpretacji wyników

41 Przykłady miar

42 TPC-C results as of 3/2/99 IBM RS/6000 S70(12) Oracle 1/21/99 SUN E6500(24) Sybase 1/31/99 Compaq GS140(8) Sybase 1/10/99 HP 9000 V2500(32) Oracle 6/30/99 Avail. Date IBM AS 400e S40(12) DB2 9/11/98 HP 9000 V2250(16) Sybase 8/13/98 Database HP 9000 V2200(16) Oracle 2/28/99 OLTP Performance (tpmC) Price/Perf. ($/tpmC) Przykładowe wyniki tpmC i $/tpmC

43 TPC-D zzakres DSS ( Decision Support Side of Business) zwspieranie wspomagania decyzji, eksploracja danych (data mining) zcel: ypozyskanie danych z dużych baz (OLTP) yagregacja - analiza - informacji zzastosowanie: yduża objętość danych yniewielka liczba zapytań yduża złożoność zapytań

44 Metryki TPC-D zQppD ( Query Processing Performance ) wydajność obsługi zapytań, gdy cała moc skierowana do obsługi pojedynczego strumienia zapytań zQthD ( Query Throughput ) liczba zapytań (w 1 godz) przetworzonych współbieżnie - wiele strumieni danych z$/QphD ( $/Queries per hour ) QphD = (QppD x QthD) 1/2 zróżne wielkości baz danych: 1GB, 10GB, 30GB, 100GB, 1TB, 3TB zBaza tworzona przez DBGEN (w C jako element zestawu)

45 TPC-H i TPC-R zTPC-H - ad hoc (TPC-D) bez znajomości istoty zapytań zTPC-R - predefiniowany zestaw zapytań zMetryki: yQphH lub QphR yQthH lub QthR y$/QphH lub $/QphR

46 Przykłady wartości

47 Wykonanie własnego programu równoległego Metrics for parallel computing zCzas wykonania yTp - parallel wall-clock time yTs - serial run time zPrzyspieszenie (Speedup): yTs - execution time for the fastest serial algorithm zEfektywność (Efficiency) zPamięć operacyjna zMonitoring Problems: fixed, variable size Ts ??

48 Równoległość w MD zmultiple jobs zreplicated data zatom decomposition zforce decomposition zdomain decomposition

49 Prawo Amdahla za1 - fraction of operations done with one processor a2 - fraction of operations done with average degree of parallelism k < p a3 - fraction of operations done with p degree of parallelism td - time required for data delay zIdeal case

50 Zestawienie miar dla typowych zastosowań

51 poprzedni paradygmat: informacja dla biznesu współczesny paradygmat: informacja jest biznesem Nowa tendencja

52 strategia biznesu procesy budowy produktów procesy obsługi klienta zawsze dostępna infrastrukturadoskonałość działania Proces transformacji biznesu infrastruktura biznesowa infrastruktura informatyczna wzajemne powiązania

53 Potrzeby klientów obniżenie kosztów zarządzalność przewidywalność skuteczność czas realizacji zgodność biznesu z IT informacja jest kluczem wymaganie stałej dostępności bezpieczeństwo jest najważniejsze elastyczna infrastruktura IT globalna wymiana informacji wzajemna integracja systemów IT systemy informatyczne biznes wzrost zysku szybkość i czas reakcji lojalność klientów sieć partnerów

54 Tendencje rozwoju: architektury systemów informatycznych ukierunkowanych na usługi (service-centric computing) technologia informatyczna jest: zapewniana jako usługa … dostarczana jako usługa … zarządzana jako usługa … kupowana jako usługa … Serwisy, serwisy, serwisy.....

55 Zawsze dostępna infrastruktura IT always-on IT infrastructure usługi zarządzanie usługami środowisko internetowe serwery pamięć Szkielet połączeń

56 Tendencje rozwojowe procesorów ( elementy niezawodności ) Rekapitulacja

57 Elementy RAS zRAS w odniesieniu do procesorów (RAS: Reliability, Availability, Serviceability) zWydajność: ymała liczba (mniej elementów) versus duża liczba procesorów (większe możliwości redundancji) zECC w odniesieniu do pamięci podręcznej

58 Nomenklatura zTechnologia (typ) procesora - typ instrukcji i sposób realizacji yCISC yRISC yEPIC zArchitektura - wykorzystuje daną technologię yPOWER yIA-64 yPA-RISC zProcesor - realizacja sprzętowa architektury yPOWER2 yItanium yPA-8500 zTechnologia półprzewodnikowa yECL yCMOS yGaAs

59 Producenci zIBM (POWER x i POWER PC) zSUN Microsystems (UltraSPARC x) zCompaq/DEC (Alpha 21x64) zSGI (MIPS) zHewlett-Packard (PA RISC 8xxx) zIntel (Pentium, IA-64)

60 Zbieżność wydajności

61 CISC zNajwcześniej rozwinięta technologia zCISC oznacza procesor o złożonej, obszernej, liście rozkazów różnej długości zRóżnice w długościach poszczególnych instrukcji mogą być znaczne, np. dla komputera VAX wahały się od 4 do kilkuset. zKomplikują w wysokim stopniu analizę i optymalizację kodu i utrudniają uzyskanie równoległości na poziomie realizacji poszczególnych instrukcji. zW wyniku tego niemożliwe jest uzyskanie wysokiej wydajności. zNiełatwe jest również zwiększenie częstotliwości pracy, gdyż realizacja architektury wymaga dużej ilości materiału, co wiąże się z koniecznością odprowadzenia ciepła i podnosi koszty produkcji. zNajczęściej technologia CISC realizowana jest w formie procesorów wieloukładowych. Ten typ technologii procesorowej charakterystyczny jest dla wcześniejszych rozwiązań, np. dla zkomputerów typu mainframe ; jego elementy implementowane były w procesorach Intel Pentium oraz przez innych producentów (np. AMD, Cyrix). zObecnie technologia CISC wyraźnie traci na znaczeniu.

62 Technologia RISC zZwielokrotnione jednostki funcjonalne - superskalarność, np. 200MHz, 4-drożny --> 800 Mflop/s zProcesory jednoukładowe zRozbudowane bufory i rejestry; yoptymalizacja kolejności wykonywania obliczeń ( out-of-order ) yorganizacja przetwarzania skalarnego yorganizacja przetwarzania potokowego zDuża pamięćpodręczna cache ydla danych ydla instrukcji yL1 yL2 zModyfikacja technologii półprzewodnikowej yścieżki miedziane

63 Rozwój procesorów RISC Heurystyczne prawo Moorea: 2 x w 18 mies.

64 Rozwój procesorów i układów pamięci

65 Rozwój procesorów IBM

66 Wykorzystanie PowerPC604e

67 Rozwój procesorów HP

68

69 Przykład PA RISC

70 Architektura IA-32 zPentium II/III

71 Techologia EPIC, architektura IA-64 z Very Long Instruction Word; Cechy: yprzeglądanie instrukcji przed wykonaniem - technika predykcji ywykorzystanie długich rozkazów stałej długości (nowy format 128 bitów zawierający 3 instrukcje) ymożliwość eliminacji rozgałęzień kodu - technika predykcji zprocesor ITANIUM zsystem operacyjny: yWin64 yIA-64 Linux (projekt Trillian) yMonterey 64 (IBM i SCO) yHP-UX yModesto (Novell)

72 Itanium Processor Family: zunifikowana architektura najwyższa elastyczność Itanium Architecture hi-value hp-ux Windows PA-RISC HP-UX IA-32 zgodność binarna zunifukowana platforma powiekszony dostęp do aplikacji Linux/ Win2000XP/ HP-UX Interoperability Linux emerging Linux Efekt współpracy hp / intel high volume Win 2000/XP

73 Techologia EPIC, cd.

74 Procesory

75

76 Technologia firmy Intel zWprowadzenie zWydajność jest najważniejsza yProces technologiczny yArchitektura xArchitektura 64 bitowa – procesor Itanium® 2 xArchitektura Intel® NetBurst xTechnologia hiperwątkowa xTechnologia mobilna Intel® Centrino yOprogramowanie i wsparcie rynku yDoświadczenie w HPTC zIntel Technology Poland zPodsumowanie

77 Intel – Firma Technologiczna Technologia i produkcja układów scalonych Architektury cyfrowych urządzeń komputerowych i komunikacyjnych

78 Co dwa lata liczba tranzystorów podwaja się, dążąc ku mikroprocesorowi z miliardem tranzystorów Prawo Moorea

79 Prawo Moorea obowiązuje Procesor Pentium® Procesor 486 DX Procesor Procesor Pentium® II Procesor Pentium® III Procesor Pentium® 4 Ku miliardowi tranzystorów w 2007 roku 55 milionów

80 Najmniejsze, najszybsze tranzystory 90 nanometra (nm) NMOS 50 nm 1200 razy cieńszy niż ludzki włos! 70 nm 1000 razy cieńszy niż ludzki włos! Tranzystor 0,13 µm Tranzystor 90 nm

81 Rozwój tranzystorów jest coraz szybszy Tranzystor 50 nm w procesie 0,09 µm – produkcja w 2002 r. Prototyp tranzystora 30 nm do procesu 65 nm – produkcja w 2005 r. 1,2 THz przy 0,85 V 50 nm 30 nm 20 nm Prototyp tranzystora 20 nm do procesu 45 nm – produkcja w 2007 r. 1,45 THz przy 0,75 V Ogłoszono w grudniu 2000 r. Produkcja: 2005 r. Ogłoszono w czerwcu 2001 r. Produkcja: 2007 r.

82 Kolejny rekord: Tranzystor 15 nm NMOS 25 nm 15 nm 2,63 THz 82 Ogłoszono w listopadzie 2001 r. Produkcja: 2009 r.

83 Przejście na wafle 300 mm Marzec 2001 r.: Pierwsza w pełni funkcjonalna płyta 300 mm w technologii 0,13 µm 300 mm 200 mm Dwie fabryki produkują 300 mm wafle od 2002 r. Trzy kolejne będą gotowe do 2005 r. Trzy kolejne będą gotowe do 2005 r. Dwie fabryki produkują 300 mm wafle od 2002 r. Trzy kolejne będą gotowe do 2005 r. Trzy kolejne będą gotowe do 2005 r.

84 0,13 μm początek produkcji masowej – maj 2001 r. 6 fabryk w 2002 r. 200 mm prawie 2 razy więcej struktur na płytce niż w technologii 0,18 μm 300 mm prawie 2,5 raza więcej struktur na płytce niż w technologii 0,13 μm 200 mm 300mm 200mm I kw. II kw. III kw. IV kw. I kw. II kw. III kw. IV kw. WSPW (odpowiedniki 200 mm) D2 F20 D1C 300 mm F11X F17F22 Co daje transformacja produkcji Wielkość produkcji

85 Architektura Itanium®

86 Zupełnie nowa architektura Technologia RISC Technologia CISC Nowa architektura EPIC Przewidywanie Aparat spekulacji Wydajna jednostka zmiennoprzecinkowaWydajna jednostka zmiennoprzecinkowa Mnogość zasobów 64-bit instrukcje, rejestry & przestrzeń adresowa64-bit instrukcje, rejestry & przestrzeń adresowa Zaawansowane funkcje niezawodności IA-32 Nowe systemy operacyjne

87 Format instrukcji procesora IA64

88 Technika predykcji

89 Instrukcje warunkowe

90 IA-64, cd. z733/800 MHz, 4MB cache L3 zErrors corrected by processor (- process continues) zErrors corrected by PAL, OS (- process continues) zECC and parity corrections zInstruction level parallelism 6-way (6-drożny) y4 double precision operations/s y8 single precision operations/s z3.2 Gflop/s DP lub 6.4 Gflop/s SP z20 operacji/cykl zDIV i SQRT realizowane programowo

91 Architektura Itanium®

92 Zupełnie nowa architektura Technologia RISC Technologia CISC Nowa architektura EPIC Przewidywanie Aparat spekulacji Wydajna jednostka zmiennoprzecinkowaWydajna jednostka zmiennoprzecinkowa Mnogość zasobów 64-bit instrukcje, rejestry & przestrzeń adresowa64-bit instrukcje, rejestry & przestrzeń adresowa Zaawansowane funkcje niezawodności IA-32 Nowe systemy operacyjne

93 64-Bity Czy to coś nowego? Czy to jest dobre czy złe? IA-32 posiada 64-bit a nawet więcej - 64-bitowa magistrala bitowa jednostka zmiennoprzecinkowa 80-bitowe rejestry - 64-bitowa jednostka stałoprzecinkowa - 64/128-bity MMX/XMM rejestry - ale tylko 32-bity przestrzeni adresowej Procesor Itanium® ma 64-bitową przestrzeń adresowa - ale to nie wszystko Jak wiele i jak szybko można przesłać dane jako: - 32-bitowe paczki - 64-bitowe paczki

94 64-bity przestrzeni adresowej 32-bity adresowania - 1 cm - wysokość CD 64-bity adresowania km - odległość między ziemią a księżycem 32-bit. 64-bit

95 Wyzwania dla architektów Garb sekwencyjnego podejścia Masowe zasoby niezbędne dla ILP Skoki sprawiają, że ILP jest skomplikowane Zależności pamięciowe limituje użycie ILP Wzrost opóźnienia to kolejny koszt ILP Ograniczone zasoby to kolejny problem Współdzielenie zasobów powoduje problemy Pętle sprawiają, że ILP zwiększa wielkość kodu i wiele innych... Architektura Itanium ® spełnia wszystkie te wyzwania!

96 EPIC (Explicit Parallel Instruction Computing) kod Instrukcyjna paczka (3 instr. w paczce) Grupowanie instrukcji w paczki Do 6 instrukcji wykonywanych w jednym cyklu Michael S.Schlansker, B.Ramakrishna Rau: EPIC: Explicit Parallel Instruction Computing; IEEE Computer, February 2000, pp Kompilator

97 Predykcja instr 1 instr 2 : instr 3 instr 4 : jump instr 5 instr 6 : instr 7 instr 8 : cmpEQ a,b jump_zero if True if False RozgałęzieniaPredykcja instr 1 instr 2 : p1, p2 <- cmp(a==b) instr 5 instr 6 : if (p2) instr 3 instr 4 : if (p1) instr 7 instr 8 : 64 rejestrów predykcji Predykcja usuwa rozgałęzienia, umożliwia równoległe przetwarzanie

98 Architektura procesora Itanium® z 64-bitowy model adresowania pamięci z ILP - Instruction Level Parallelism (6-drożny) z Large Register Files z Automatyczny system rotacji stoku z Predykcja z Mechanizm kontroli pętli z Zaawansowany mechanizm obsługi rozgałęzień z Spekulacyjny mechanizm analizy i kontroli danych z 64-bitowa jednostka stałoprzecinkowa z 82-bitowa zaawansowana jednostka zmiennoprzecinkowa z Wsparcie technologii MMX

99 Diagram procesora Itanium® 2, czyli EPIC w rzeczywistości

100 Porównanie IA-32 i IA-64

101 Porównanie technologii

102 Inne projekty procesorów zCruzoe (Transmeta) zE2K (Elbrus) zCMP (Chip Multiprocessor) zSMT (Simultaneous Multithreaded Processor)

103 O czym mówiliśmy do tej pory ? zRAS ( technologia, procesy IT, wsparcie) yReliability yAvailability yServiceability zMetryki wydajności dla systemów przemysłowych i komercyjnych yAplikacje – SPEC i SAP R/3 ySpecyfikacje – TPC-C, TPC-D/H/R zTechnologie procesorów – CISC, RISC, EPIC zTechnologia Intela


Pobierz ppt "Systemy wysokiej niezawodności ( High Availability Systems ) Jacek Kitowski Katedra Informatyki AGH Grupa Systemów Komputerowych (CSG) C2 IV p. tel. 617-35-20."

Podobne prezentacje


Reklamy Google