KOMPONENTY TYPU SLAVE Orkiszewski Marcin

Prezentacja na temat: "KOMPONENTY TYPU SLAVE Orkiszewski Marcin"— Zapis prezentacji:

1 KOMPONENTY TYPU SLAVE Orkiszewski Marcin
Koło Naukowe Układów Cyfrowych DEMAIN

2 Altera NIOS II Wymagane oprogramowanie: Quartus II v. 9.0
Nios IDE v. 9.0 Do pobrania na stronie

3 Uwaga! Katalogi, w których instalujemy oprogramowanie oraz w których zakładamy projekty: ! NIE MOGĄ zawierać spacji !

4 Uwaga! Unikać powtarzania nazw: - block diagram: <..>_project
- SOPC: <..>_sopc - Nios IDE <..>_soft W razie problemów

5 Tworzenie systemu

6 1. Utworzenie projektu (1/3)
Utworzenie pliku z obrazem systemu: Quartus II File New… Block Diagram/Schematic File

7 1. Utworzenie projektu (2/3)
Założenie projektu: File Save As …/szkolenie3.bdf „Do you want to create a new project with this file?” Tak

8 1. Utworzenie projektu (3/3)
Wybór układu: Family: Cyclone II Device: EP2C35F672C6

9 2. Stworzenie systemu NIOS II (1/5)
Utworzenie systemu Nios II: Tools SOPC Builder System Name: szkolenie3_sopc Target HDL: VHDL

10 2. Stworzenie systemu NIOS II (2/5)
Dodanie procesora CPU: Nios II Processor Nios II/e

11 2. Stworzenie systemu NIOS II (2/5)
Dodanie pamięci RAM (On-Chip): Memories and Memory Controllers On-Chip On-Chip Memory Memory type: RAM Data width: 32 Total memory size: KBytes

12 2. Stworzenie systemu NIOS II (2/5)
Dodanie komponentu JTAG Uart: Interface Protocols Serial JTAG UART

13 2. Stworzenie systemu NIOS II (3/5)
Przydzielenie przestrzeni adresowej i priorytetów przerwań: System Auto-Assign Base Addresses Auto-Assign IRQ’s

14 2. Stworzenie systemu NIOS II (4/5)
Ustawienie adresu początku programu i adresu wektora przerwań: cpu_0: Reset Vector: onchip_memory2_0 Exception Vector: onchip_memory2_0

15

16 Tworzenie komponentu

17 Altera Nios II

18 Altera Avalon (1/2) „System” realizujący połączenia między komponentami Memory Mapped – komponenty rozmieszczone w przestrzeni adresowej Streaming Mode – bezpośrednie połączenie między komponentami

19 Altera Avalon (2/2) Każdy port typu Master posiada bezpośrednie połączenie z wybranym portem typu Slave W przypadku próby jednoczesnego dostępu wykonywany jest arbitraż (w przykładzie 4:1)

20 Sygnały (1/6) Sygnały kontrolne: [in] reset – reset [in] clk – zegar
[out] irq – przerwanie (musi trwać wystarczająco długo, mechanizm dezaktywacji)

21 Sygnały (2/6) Szyny danych:
[in] writedata(.. downto 0) – szyna przesyłająca dane do komponentu [out] readdata(.. downto 0) – szyna odczytująca dane z komponentu [bidir] data(.. downto 0) – szyna dwukierunkowa Szyny muszą być tej samej szerokości. Szerokość szyn musi być potęgą 2.

22 Sygnały (3/6) address - szyna adresowa
[in] address(.. downto 0) – szyna adresowa określająca rejestr docelowy IOWR( SWAP_IN1_BASE, 1, data); address <= b’01’ if (address = b’00’ ) then register_0 <= writedata; elsif (address = b’01’ ) then register_1 <= writedata; … Czy to zadziała z DMA ??

23 Sygnały (4/6) write - żądanie zapisu

24 Sygnały (5/6) read - żądanie odczytu

25 Sygnały (6/6) waitrequest - żądanie wstrzymania transferu

26 Przykładowy zapis process( clk ) variable addr : INTEGER := conv_integer(address); begin if ( clk'event and clk = '1' ) then if ( (write = '1') and (chipselect = '1') ) then registers( addr ) <= writedata; end if; end process;

27 Przykładowy odczyt process( clk ) variable addr : INTEGER := conv_integer(address); begin if ( clk'event and clk = '1' ) then if ( (read = '1') and (chipselect = '1') ) then readdata <= registers(addr); end if; end if; end process;

28 Konwencja nazw sygnałów
(typ portu)_(nazwa portu)_(nazwa sygnału) Np csi_clock_clk : in STD_LOGIC; csi_clock_reset_n : in STD_LOGIC; ins_interrupt_irq : out STD_LOGIC; avs_in1_chipselect : in STD_LOGIC; avs_in1_write_n : in STD_LOGIC; avs_in1_address : in STD_LOGIC_VECTOR(1 downto 0); avs_in1_writedata : in STD_LOGIC_VECTOR(31 downto 0); avs_out1_chipselect : in STD_LOGIC; avs_out1_read_n : in STD_LOGIC; avs_out1_address : in STD_LOGIC_VECTOR(1 downto 0); avs_out1_readdata : out STD_LOGIC_VECTOR(31 downto 0));

29 Dodanie komponentu

30 Katalog z kodem komponentu musi znajdować się w katalogu projektu !!
Uwaga! Katalog z kodem komponentu musi znajdować się w katalogu projektu !!

31

32 Dodanie plików

33 Sygnały

34 Przerwanie

35 Port in1

36 Port out1

37 Architektura systemu

38 2. Stworzenie systemu NIOS II (5/5)
Zapisanie i wygenerowanie systemu: Generate Save

39 3. Dodanie systemu do projektu (1/2)
Dodanie obrazu systemu do pliku projektu: Edit Insert Symbol… Project szkolenie3_sopc Dodanie pinów wejścia/wyjścia: input + output

40

41 3. Dodanie systemu do projektu (2/2)
Połączenie pinów z systemem: clk_ clk reset_n reset

42 4. Przypisanie pinów do projektu
Dodanie obrazu systemu do pliku projektu: Assignments Assignment Editor Category: PIN clk PIN_N2 reset_n PIN_G26

43

44 5. Zapisanie i kompilacja projektu
Processing Start compilation - Wykorzystanie komórek logicznych - Wykorzystanie bloków pamięci Minimalna częstotliwość taktowania - Compilation Report Timing Analizer

45 6. Załadowanie obrazu do układu
Tools Programmer - Hardware Setup UsbBlaster Program/Configure Start - Czasami przydatne bywa włączenie zasilania  -

46 Programowanie

47 7. Założenie projektu (1/2)
File New Project… Nios II C/C++ Application

48 7. Założenie projektu (2/2)
Wskazanie obrazu systemu (.ptf): Select project template: Blank Project Name: szkolenie3_soft SOPC Builder System PTF File: ../szkolenie3_sopc.ptf Finish

49 8. Kompilacja biblioteki
Prawy klawisz myszki na szkolenie3_soft_syslib Properties System Library Reduced device drivers Small C library itp.. Build Project

50

51 9. Dodanie plików źródłowych (C/C++)
Prawy klawisz myszki na szkolenie3_soft Import… General File System szkolenie3.h szkolenie3_1.c szkolenie3_2.c

52 10. Uruchomienie projektu
Run Run… Nios II Hardware Main Project: szkolenie3_soft Target Connection: USB-Blaster Run

53 Program 1

54 Program 1 #include ”system.h” #include <io.h> int main() {
alt_u32 i, result, testValue = 0x ; for(i=0; i<3; i++) IOWR( SWAP_IN1_BASE, 0, testValue ); result = IORD( SWAP_OUT1_BASE, 0 ); testValue <<= 1; } return 0;

55

56 (adresowanie, przerwanie)
Program 2 (adresowanie, przerwanie)

57 Program 2 Wpisanie danych do komponentu:
(wpis pod adres '2' wyzwala przerwanie) alt_u32 i, offset, testValue = 0x ; offset = 0; for(i=0; i<3; i++) { IOWR( SWAP_IN1_BASE, offset, testValue ); // 0, 1, 2 testValue <<= 1; offset += 1; }

58 Program 2 Zarejestrowanie przerwania: Funkcja przerwania:
alt_irq_register( SWAP_IN1_IRQ, 0, SWAP_ISR ); Funkcja przerwania: alt_u32 irq_flag = 0; // zmienna globalna void SWAP_ISR( void *context, unsigned long id ) { irq_flag = 1; IOWR( SWAP_IN1_BASE, 3, 0 ); // zdjęcie przerwania }

59 Program 2 Odczyt danych z komponentu w pętli głównej: while(1) {
if( irq_flag ) // flaga ustawiana w przerwaniu offset = 0; for(i=0; i<3; i++) result = IORD( SWAP_OUT1_BASE, offset ); // 0, 1, 2 offset += 1; } irq_flag = 0;

60 Przykładowa obsługa przerwania
if ( (write = '1') and (chipselect = '1') ) then registers( addr ) <= writedata; if ( addr = 2 ) then // zapis do rejestru 2 interrupt <= '1'; elsif ( addr = 3 ) then // zapis do rejestru 3 interrupt <= '0'; end if;

61

62 Materiały dostępne na stronie Koła
Publikacje 1 XII 2009