Dekodery adresów.

Slides:



Advertisements
Podobne prezentacje
Taktowanie mikroprocesorów Jednostka sterująca mikroprocesora jest układem sekwencyjnym synchronicznym, czyli wymagającym sygnału taktującego (zegarowego).
Advertisements

Przetworniki pomiarowe
Tryby adresowania Prawie każda operacja wykonywana przez mikroprocesor wykonywana jest na pewnych argumentach (lub argumencie). Sposoby wskazywania argumentów.
Zerowanie mikroprocesorów Cel: wprowadzenie mikroprocesora w określony stan początkowy Zwykle realizowany poprzez: inicjalizację licznika rozkazów (PC)
Architektura jednostki centralnej RD MBR MAR IRPC +1 WR jednostka sterująca ALU A F Adres Dane Rejestry: MAR – (Memory Address Register) rejestr adresowy.
Wykonał : Marcin Sparniuk
Przetworniki C / A budowa Marek Portalski.
WZMACNIACZE PARAMETRY.
Układy komutacyjne.
Skalowalny algorytm estymacji ruchu dla systemów rozproszonych
CPU.
Lista rozkazów Działanie mikroprocesora jest kontrolowane poprzez rozkazy (instrukcje). Dla każdego typu mikroprocesora istnieje specyficzny zbiór rozkazów,
Architektura szynowa systemu mikroprocesorowego szyna danych szyna sterująca szyna adresowa µP szyna danych szyna adresowa D7,..., D1, D0 A15,..., A1,
Przygotował Przemysław Zieliński
Magistrale.
System przechowywania danych
Podstawowe składniki funkcjonalne procesora i ich rola.
Mikrokontrolery - - podstawowe architektury
Magistrala & mostki PN/PD
Komputer, procesor, rozkaz.
Temat nr 10: System przerwań
Praca dyplomowa inżynierska
1-Wire® Standard 1-Wire®, zwany też czasami siecią MicroLAN, oznacza technologię zaprojektowaną i rozwijaną przez firmę Dallas Semiconductor polegającą.
SPRZĘŻENIE ZWROTNE.
Mikroprocesory i mikrokontrolery
Układy wejścia-wyjścia
Krótko o…. Historia Działanie Sterowniki a automatyka Dobór
Elektronika cyfrowa i mikroprocesory
ogólne pojęcia struktury
Architektura komputerów
Urządzenia zewnętrzne
przykładowy 8-bitowy mikroprocesor uniwersalny CISC
Wykorzystanie pamięci półprzewodnikowych
Wyjścia obiektowe analogowe
Przerzutniki.
Układy kombinacyjne cz.2
Mikroprocesor Z80 przerwania.
Programowalny układ we/wy równoległego.. Wyprowadzenia układu.
Architektura komputerów
MCS51 - wykład 6.
Struktura systemu mikroprocesorowego
Cyfrowe układy logiczne
Sekwencyjne bloki funkcjonalne
Zasada działania komputera
Elementy składowe komputera
Karty graficzne Karta graficzna, często określana też mianem akcelerator grafiki, to element komputera tworzący sygnał dla monitora. Podstawowym zadaniem.
Urządzenia wewnętrzne komputera
UKŁADY MIKROPROGRAMOWANE
Budowa i rodzaje procesorów.
Mikroprocesory.
Mikroprocesory mgr inż. Sylwia Glińska.
Pamięć komputerowa S t r u k t u r a p a m i ę c i.
Architektura PC.
12. Input Capture – Wejście przechwytywania
Procesor – charakterystyka elementów systemu. Parametry procesora.
Złożone układy kombinacyjne
Procesor, pamięć, przerwania, WE/WY, …
Pamięć DRAM.
Struktura wewnętrzna mikrokontrolera zamkniętego
Architektury procesorów rdzeniowych mikrokontrolerów.
Pamięć SRAM.
I T P W ZPT Konwerter BIN2BCD 1 LK „8” DEC LK = 0 LOAD1 R3R2R1  K S3 S2S1 A B „5” K  5 MUX 1 0 A R4 LOAD2 Y = LD B LB „3” US Układ wykonawczy Układ sterujący.
Tryby adresowania i formaty rozkazów mikroprocesora
Budowa komputera.
Opiekun: Stanisław Toton. 1. Co to jest mikroprocesor? 2. Początki mikroprocesora. 3. Budowa typowego mikroprocesora. 4. Rozwój mikroprocesorów na przełomie.
Podstawy Informatyki.
Układy logiczne – układy cyfrowe
WZMACNIACZ MOCY.
Mikrokontrolery MSP430 DMA
Format rozkazu Tryby adresowania.
Zapis prezentacji:

Dekodery adresów

Konstrukcje dekoderów Wykorzystanie dekoderów Dekodery 1/15 Konstrukcje dekoderów Wykorzystanie dekoderów

Dekodery adresów 2/15 Służą do aktywowania właściwego układu pamięci lub portu urządzenia zewnętrznego na podstawie generowanego przez mikroprocesor: słowa adresowego; odpowiednich sygnałów sterujących.

Dekodery adresów - konstrukcje 3/15 1. Na bazie scalonych dekoderów 1zN (1zN) realizowane zwykle przy użyciu dekoderów: '138, '145, '154, '42; wykorzystują: - bardziej znaczące linie adresowe - sygnały dostępu do pamięci i urządzeń zewn. (/MREQ, /IORQ, /MEMR+/MEMW, /IOR+/IOW): Wykorzystanie: zdekodowanie wstępne, (najczęściej na pakiecie CPU), dające zgrubny podział przestrzeni adresowej na równe bloki, wystarczające w niektórych przypadkach do obsłużenia bloków pamięci i portów we/wy; jako dekodery pakietowe mogą wykorzystywać także sygnały ze zgrubnego dekodera na pakiecie CPU i mniej znaczące linie adresowe.

Dekodery adresów - konstrukcje 4/15 Przykład użycia dekodera LS138:

Dekodery adresów - konstrukcje 5/15 2. Na bazie komparatorów binarnych np. 7485, 74688; bezpośrednie porównanie zadanego adresu z liniami adresowymi; umożliwiają dokładne lub zgrubne dekodowanie; dobra metoda dla dekoderów pakietowych

Dekodery adresów - konstrukcje 6/15 Przykład użycia komparatora 7485:

Dekodery adresów - konstrukcje 7/15 3. Na bazie układów PLD umożliwiają indywidualne dekodowanie urządzeń zewnętrznych oraz pamięci zależnie od potrzeb; umożliwiają dokładne lub zgrubne dekodowanie; mogą być wykorzystywane do dokładnego zdekodowania portów na pakiecie zamiast obwodów z 7485.

Dekodery adresów - wykorzystanie przestrzeni adresowej 8/15 1. Adresowanie zgrubne - bloku adresów stosowane w odniesieniu do układów pamięci i złożonych urządzeń zewnętrznych; zwykle w oparciu o dekodery 1zN; podział przestrzeni adresowej pamięci na bloki dopasowane do pojemności największych układów pamięci; podział przestrzeni adresowej urządzeń zewn. na K (K=2k) równych obszarów.

Dekodery adresów - wykorzystanie przestrzeni adresowej 9/15 2. Adresowanie dokładne stosowane w odniesieniu do urządzeń zewnętrznych; urządzenie (port) jest pojedynczym bajtem w przestrzeni adresowej o dokładnie określonym adresie A0..A7; stosuje się bezpośrednie porównanie (komparatory np. 7485, 74688) lub układy PLD.

Dekodery adresów - wykorzystanie przestrzeni adresowej 10/15

Dekodery adresów - wykorzystanie przestrzeni adresowej 11/15 3. Adresowanie dwustopniowe stosowane w odniesieniu do urządzeń zewnętrznych; starsze bity, np. A4..A7 służą do generacji sygnału wyboru urządzenia; młodsze np. A0,A1 adresują rejestry w obrębie danego urządzenia; spotykane w pakietach urządzeń zewnętrznych systemów modułowych; stosuje się w specjalizowanych modułach peryferyjnych (np. Intela i Ziloga).

Dekodery adresów - wykorzystanie przestrzeni adresowej 12/15 STER S T E R

Dekodery adresów - wykorzystanie przestrzeni adresowej 13/15 4. Adresowanie liniowe wybrane linie adresowe stanowią podstawę do generacji sygnałów wyboru portów lub kości pamięci; spotykane jedynie w prostych systemach mikroprocesorowych. cechy rozwiązania: ograniczenie liczby dostępnych portów we/wy; niebezpieczeństwo "nałożenia się" pamięci i urządzeń zewn. w przestrzeni adresowej; duża prostota konstrukcji - w niektórych przypadkach wejścia odblokowujące port umożliwiają bezpośrednie podanie na nie: /IORQ i Ai, czy też /MREQ i Aj; Ai /IORQ Aj /MREQ /CSi /CEj i=0..7 j=n..15

Dekodery adresów - wykorzystanie przestrzeni adresowej 14/15 5. Adresowanie dwukierunkowe stosowane w odniesieniu do urządzeń zewnętrznych; pod tym samym adresem w przestrzeni adresowej, zdekodowanym dokładnie lub tylko zgrubnie, umieszczone są dwa porty: jeden wejściowy i jeden wyjściowy; rozróżnienie ich jest realizowane przy użyciu sygnałów /RD i /WR; metoda pozwalająca na zdwojenie liczby urządzeń we/wy.

Dekodery adresów - wykorzystanie przestrzeni adresowej 15/15