Pamięci półprzewodnikowe

Slides:



Advertisements
Podobne prezentacje
Taktowanie mikroprocesorów Jednostka sterująca mikroprocesora jest układem sekwencyjnym synchronicznym, czyli wymagającym sygnału taktującego (zegarowego).
Advertisements

I część 1.
Architektura jednostki centralnej RD MBR MAR IRPC +1 WR jednostka sterująca ALU A F Adres Dane Rejestry: MAR – (Memory Address Register) rejestr adresowy.
REALIZACJA REGULATORA PID W UKŁADZIE FPGA
Wielokrotnie zapisywalne nośniki DVD z materiałów o zmiennej fazie T.Stobiecki Katedra Elektroniki AGH wykład.
POTENCJAŁ ELEKTRYCZNY
Wykonał : Marcin Sparniuk
Opomiarowanie Energii Elektrycznej 2003 r.
Architektura szynowa systemu mikroprocesorowego szyna danych szyna sterująca szyna adresowa µP szyna danych szyna adresowa D7,..., D1, D0 A15,..., A1,
UTK Zestaw I.
Architektura Systemów Komputerowych
Zapis danych.
Wykład 9 Dedykowane procesory DSP oraz mikrokontrolery z jednostką DSP
System przechowywania danych
ELEMENTY SKŁADOWE JEDNOSTKI CENTRALNEJ
Jednostki pamięci komputera
Pamięci RAM Brodziak Czubak.
Magistrala & mostki PN/PD
Komputer, procesor, rozkaz.
SORTOWANIE (przykład zastosowania DMA)
Autorzy: Łukasz Sztandarski Bartłomiej Granat
Wieloprocesowy system operacyjny dla komputerów ATARI XL/XE
Mikroprocesory i mikrokontrolery
ZESTAW KOMPUTEROWY.
Procesory jednoukładowe
Komputer a system komputerowy
przykładowy 8-bitowy mikroprocesor uniwersalny CISC
Wykorzystanie pamięci półprzewodnikowych
Pamięci półprzewodnikowe
Układy kombinacyjne cz.2
MCS51 - wykład 6.
Mikrokontrolery PIC.
Magazyny pamięci.
RAM.
Pamięci Operacyjne Pamięć Operacyjna jest to przestrzeń robocza
Magistrale szeregowe.
Sekwencyjne bloki funkcjonalne
Zasada działania komputera
Pamięci używane w komputerach
Urządzenia techniki komputerowej
Pamięć operacyjna i pamięci masowe
Etapy pracy biosu.
Podstawy działania wybranych usług sieciowych
Mikroprocesory.
Mikroprocesory mgr inż. Sylwia Glińska.
Pamięć komputerowa S t r u k t u r a p a m i ę c i.
Nośniki informacji i akcesoria komputerowe
Architektura PC.
Rodzaje pamięci Kamiński Daniel TI s1.
Pamięć RAM (z ang. Random Access Memory) pamięć o swobodnym dostępie (odczyt/zapis), zawartość takiej pamięci będzie utracona po zaniku zasilania. ROM.
Budowa komputera ProProgramer.
Prezentacja Multimedialna
Pamięci RAM i ROM R. J. Baker, "CMOS Circuit Design, Layout, and Simulation", Wiley-IEEE Press, 2 wyd
Pamięci flash.
Nośniki pamięci zewnętrznej
Budowa wewnętrzna KOMPUTERA
Architektura systemów komputerowych
Procesor, pamięć, przerwania, WE/WY, …
Pamięć DRAM.
Struktura wewnętrzna mikrokontrolera zamkniętego
Pamięć SRAM.
Rodzaje pamięci komputerowej
3. Elementy półprzewodnikowe i układy scalone c.d.
Powtórzenie Zadania systemu operacyjnego… Rodzaje i jednostki pamięci…
PAMIĘCI PÓŁPRZEWODNIKOWE
BUDOWA KOMPUTERA.. -płyta główna -procesor -ram-y -dysk twardy -karta graficzna -karta muzyczna -karta sieciowa -wentylator -cd-rom -stacja dyskietek.
mysz drukarka Jednostka centralna monitor klawiatura.
Jednostki pamięci komputera
Pamięć operacyjna i pamięci masowe
Budowa komputera..
Zapis prezentacji:

Pamięci półprzewodnikowe

Pamięci 2/26 Klasyfikacja pamięci półprzewodnikowych Przegląd wybranych typów pamięci

Pamięci 3/26 Pamięć – zbiór układów logicznych służących przechowywaniu informacji w postaci binarnej. Bity informacji mogą być zorganizowane w kilku- lub kilkunastobitowe słowa (typowo: tetrady, bajty, słowa 16-bitowe).

Pamięci - klasyfikacje 4/26 pamięci nie tracące informacji przy zaniku zasilania pamięci tracące informację przy zaniku zasilania Pamięci półprzewodnikowe ulotne nieulotne rejestry przesuwające CCD - ze sprzężeniem ładunkowym sekwencyjne statyczne dynamiczne (SRAM) (DRAM) równoległe klasyczne (bipol.,unipol.) (unipol.) szeregowe pseudostatyczne (unipol.) (unipol.) zwykłe

Budowa pojedynczego bitu SRAM: Pamięci - SRAM 5/26 Budowa pojedynczego bitu SRAM: wzm. odczytu linia wyboru słowa +U techn. bipolarna linia wyboru słowa wzm. odczytu Udd Uss=0 techn. unipolarna

Odczyt i zapis pamięci statycznej – typowe przebiegi czasowe Pamięci - SRAM 8/26 Odczyt i zapis pamięci statycznej – typowe przebiegi czasowe odczyt ADR CE R/W D0..D7 zapis ADR CE R/W D0..D7

upływność nieidealnego kondensatora Pamięci - DRAM 7/26 Budowa pojedynczego bitu DRAM: Uss=0 linia wyboru słowa wzm. odczytu upływność nieidealnego kondensatora

Pamięci - DRAM 8/26 Cechy DRAM: zalety wady mały pobór mocy; znaczne szybkości; duże pojemności; małe obudowy. konieczność odświeżania informacji (ładunek w komórce DRAM musi być regenerowany z okresem 2..16ms); multipleksowane linie adresowe; kłopotliwe sterowanie

Pamięci - technologie 9/26 Cechy wynikające z technologii Cechy pamięci bipolarnych: szybsze; większy pobór mocy; mniejsza gęstość upakowania; “droższy” 1 bit. Cechy pamięci unipolarnych: wolniejsze; mniejszy pobór mocy; większa gęstość upakowania; “tańszy” 1 bit

Pamięci - klasyfikacje 10/26 Pamięci półprzewodnikowe ulotne nieulotne rejestry przesuwające CCD - ze sprzężeniem ładunkowym sekwencyjne statyczne dynamiczne (SRAM) (DRAM) równoległe klasyczne (bipol.,unipol.) (unipol.) szeregowe pseudostatyczne (unipol.) (unipol.) zwykłe ROM PROM EPROM (szereg. i równol.) EEPROM (E2PROM) NVRAM (SRAM+EEPROM) FLASH (3 rodzaje) FRAM bi- po-lar-ne uni-po-lar-ne unipolarne

Pamięci - ROM 11/26 Cechy: programowane maską na etapie produkcji; długotrwały i kosztowny cykl wytworzenia; błąd programu skutkuje bezużytecznością całej serii; kosztowny proces uruchomieniowy systemu z pamięcią programu typu ROM; niski koszt jednostkowy pamięci z dopracowanym programem przy seryjnej produkcji.

Budowa pojedynczego bitu PROM: Pamięci - PROM 12/26 Budowa pojedynczego bitu PROM: programowanie bitu: Vcc=12,5V Up=8V linia wyboru słowa Vcc 7V Q0 12,5V „0” - 0V „1” - 8V Ube

Budowa pojedynczego bitu EPROM: Pamięci - EPROM 13/26 Budowa pojedynczego bitu EPROM: BUF. DANYCH WZM. ODCZ/ZAP DEK. KOLUMN D E K. W I E R S Z Y B U F O R A D R E S U WE/CS PROG

Pamięci – EEPROM (E2PROM) 14/26 Właściwości pamięci EEPROM (Electrically Erasable Programmable Read Only Memory): budowa bazuje na budowie EPROM; dodatkowy tranzystor dla każdego z bitów umożliwia indywidualne kasowanie i reprogramowanie komórek; większa żywotność struktury (liczona w cyklach przeprogramowania); skasowanie i zaprogramowanie jednego bajtu może zajmować do 10ms; dostępne w wersji równoległej – odpowiedniki EPROMów, albo szeregowej (np. z I2C, SPI)- jako pamięć konfiguracji; EEPROMy równoległe mogą mieć funkcję programowania bloków liczących 64B, 128B, 256B: nowa informacja jest najpierw buforowana w dodatkowej wewn. SRAM, a następnie uruchamiane jest jednoczesne programowanie całego bloku komórek EEPROM – przyśpiesza to znacznie programowanie całości;

Pamięci - NVRAM 15/26 Przykład struktury blokowej NVRAM:

Pamięci - FLASH 16/26 struktura tranzystora pamiętającego:

Pamięci - FLASH 17/26 Rodzaje pamięci FLASH: 1. Standardowe - równoważne EEPROMom; o czasach dostępu 70..200ns; Ucc = 5V; Icc  30mA; reprezentanci: 28F256A, 28F512, 28F010, 28F020. 2. Flash file - podzielone wewnętrznie na niezależne bloki o pojemności 64kB; czasy dostępu: 70..200ns; Ucc = 5V lub 3,3V; pojemności np.: 1MB, 4MB, 2Mx16; reprezentanci: 28F008SA, 28F016SA, DD28F032SA)

Pamięci - FLASH 18/26 Rodzaje pamięci FLASH: 3. Boot-block flash - charakterystyczny pin RP - Reset-Powerdown, wył. układ pamięci ISB  0,05A; podział pamięci na 4 bloki funkcjonalne: 8kB Boot Block na program startowy; 2 x 4kB wzajemnie niezależne Parameter Block zastępujące układy NVRAM lub EEPROM jako pamięci konfiguracji; 112kB Main Block - reprogramowalny, przeznaczony dla reszty programu. czasy dostępu 60-150ns; organizacja 8- lub 16-bitowa; Ucc = 5V lub 3,5V;

struktura zmodyfikowana Pamięci - FRAM 19/26 Budowa pojedynczego bitu FRAM: linia wyboru słowa wzm. odczytu +U Uss=0 struktura pierwotna linia wyboru słowa wzm. odczytu +U Uss=0 struktura zmodyfikowana

Pamięci - FRAM 20/26 Dostępne FRAM: z interfejsem szeregowym: I2C (0,4..1MHz), SPI (2,1..5MHz); z interfejsem równoległym Przykłady: 4Mb (256kx16), 55ns, okres przechowywania danych 10lat, żywotność 1014 cykli zapisu, zasilanie 2,7..3,6V, pobór prądu 8mA/90uA

Pamięci - klasyfikacje 21/26 Pamięci półprzewodnikowe ulotne rejestry przesuwające CCD - ze sprzężeniem ładunkowym sekwencyjne statyczne dynamiczne (SRAM) (DRAM) równoległe klasyczne (bipol.,unipol.) (unipol.) szeregowe pseudostatyczne (unipol.) (unipol.) zwykłe nieulotne ROM PROM EPROM (szereg. i równol.) EEPROM (E2PROM) NVRAM (SRAM+EEPROM) FLASH (3 rodzaje) FRAM bi- po-lar-ne uni-po-lar-ne unipolarne zero-power RAM MRAM, OUM, RRAM, polimerowe, nanomechaniczne

Pamięci - zero-power RAM 22/26 Struktura pamięci:

Pamięci - zero-power RAM 23/26 MRAM - pamięci magnetorezystywne, dwie mikroskopijnej grubości wartstwy magnetyczne oddzielone dielektrykiem

Pamięci - zero-power RAM 24/26 OUM (Ovonic Unified Memory) - zastosowanie materiałów jak do produkcji dysków CD-RW, ale zapis i odczyt na drodze elektrycznej

Pamięci - zero-power RAM 25/26 RRAM - pamięć rezystywna, wykorzystuje się materiał zmieniający rezystancję pod wpływem pola elektrycznego polimerowe - wykorzystanie zmian struktury jonowej wewnątrz polimeru pod wpływem pole elektrycznego, możliwe b. duże gęstości upakowania (także warstwowo), tranzystory wymagane jedynie w układach obsługujących strukturę nanomechaniczna - np. millipede IBMa

Pamięci - parametry charakterystyczne 26/26 Porównanie wybranych technologii pamięci półprzewodnikowych