I T P W ZPT Konwerter BIN2BCD 1 LK „8” DEC LK = 0 LOAD1 R3R2R1  K S3 S2S1 A B „5” K  5 MUX 1 0 A R4 LOAD2 Y = LD B LB „3” US Układ wykonawczy Układ sterujący.

Slides:



Advertisements
Podobne prezentacje
Automaty asynchroniczne
Advertisements

PROGRAMOWANIE STRUKTURALNE
Michał Łasiński Paweł Witkowski
PRZERZUTNIKI W aktualnie produkowanych przerzutnikach scalonych TTL wyróżnia się dwa podstawowe rodzaje wejść informacyjnych: - wejścia asynchroniczne,
Układy komutacyjne.
Nośniki sygnałów - przykład Nośniki sygnałów – przykład.
Przygotował Przemysław Zieliński
Podstawowe składniki funkcjonalne procesora i ich rola.
ARCHITEKTURA KOMPUTERÓW definicja komputera PROCESOR PAMIĘĆ OPERACYJNA URZĄDZENIA ZEWNĘTRZNE.
Wykład nr 2: Struktura systemu komputerowego a system operacyjny
Komputer, procesor, rozkaz.
Temat nr 10: System przerwań
Wstęp do interpretacji algorytmów
Temat : Części komputera
Układy wejścia-wyjścia
ALGORYTMY.
Elektronika cyfrowa i mikroprocesory
Komputer a system komputerowy
Architektura komputerów
Układy sekwencyjne pojęcia podstawowe.
minimalizacja automatów
Przerzutniki.
Układy kombinacyjne.
Układy kombinacyjne cz.2
Podstawy układów logicznych
Układy sekwencyjne - pojęcie automatu
Synteza układów sekwencyjnych z (wbudowanymi) pamięciami ROM
Funkcje logiczne i ich realizacja. Algebra Boole’a
Synteza logiczna w projektowaniu układów cyfrowych
Problem kodowania stanów w układach sekwencyjnych (automatach)
Cyfrowe układy logiczne
Zasada działania komputera
Urządzenia wewnętrzne komputera
Budowa komputera.
UKŁADY MIKROPROGRAMOWANE
Minimalizacja automatu
Koncepcja procesu Zadanie i proces. Definicja procesu Process – to program w trakcie wykonywania; wykonanie procesu musi przebiegać w sposób sekwencyjny.
Synteza logiczna w projektowaniu…
Budowa komputera ProProgramer.
Spis treści W świecie algortmów -Budowa algorytmu
Składnia instrukcji warunkowej if…
Prezentacja Multimedialna
Pudełko Urządzenia Techniki Komputerowej
PODSTAWOWE BRAMKI LOGICZNE
Podstawy Techniki Cyfrowej
Temat 7: Instrukcje warunkowe
Algorytmy.
Złożone układy kombinacyjne
URZĄDZENIA TECHNIKI KOMPUTEROWEJ
Przerzutniki Przerzutniki.
Przerzutniki bistabilne
Procesor, pamięć, przerwania, WE/WY, …
I T P W ZPT 1 Kodowanie stanów to przypisanie kolejnym stanom automatu odpowiednich kodów binarnych. b =  log 2 |S|  Problem kodowania w automatach Minimalna.
Wstęp do interpretacji algorytmów
Tryby adresowania i formaty rozkazów mikroprocesora
Układy logiczne – układy cyfrowe
ZPT Evatronix Kontroler Ethernet MAC (Media Access Control) 10/100Mbit spełniający rolę rolę podstawowej arterii wymiany danych pomiędzy urządzeniami sterującymi.
Pojęcia podstawowe c.d. Rachunek podziałów Elementy teorii grafów
POLITECHNIKA POZNAŃSKA
Grzegorz Cygan Wprowadzenie do PLC
Sadsadafghfhfghg POLITECHNIKA RZESZOWSKA WYDZIAŁ ELEKTROTECHNIKI I INFORMATYKI POLITECHNIKA RZESZOWSKA im. Ignacego Łukasiewicza WYDZIAŁ ELEKTROTECHNIKI.
Pojęcia podstawowe Algebra Boole’a … Tadeusz Łuba ZCB 1.
Układy logiczne – układy cyfrowe
Synteza logiczna w projektowaniu układów cyfrowych
Metoda klasyczna (wg książki Sasao)
Wstęp do Informatyki - Wykład 6
Projektowanie systemów cyfrowych z wykorzystaniem języka VHDL
Układy asynchroniczne
Podstawy Automatyki Człowiek- najlepsza inwestycja
POJĘCIE ALGORYTMU Wstęp do informatyki Pojęcie algorytmu
Zapis prezentacji:

I T P W ZPT Konwerter BIN2BCD 1 LK „8” DEC LK = 0 LOAD1 R3R2R1  K S3 S2S1 A B „5” K  5 MUX 1 0 A R4 LOAD2 Y = LD B LB „3” US Układ wykonawczy Układ sterujący UKŁADY MIKROPROGRAMOWANE

I T P W ZPT 2 Układ sterujący (kontroler ) Dane wyjściowe Dane wejściowe Sygnały sterujące Stan części operacyjnej Układ wykonawczego System cyfrowy

I T P W ZPT 3 Mikroprogramowany układ sterujący Skoro układ sekwencyjny można opisać siecią działań, to powstaje pytanie, czy nie można takiego układu realizować bezpośrednio – bez przekształcania SD na opis w postaci grafu automatu.

I T P W ZPT 4 Mikroprogramowany układ sterujący 1. Sekwencyjny układ synchroniczny (Moore’a lub Mealy’ego) 2. Funkcje przejść i wyjść są zapisane w pamięci stałej typu ROM zwanej pamięcią mikroprogramu 3. W każdym takcie pracy układu jest badany (w zasadzie) jeden warunek (sygnał zewnętrzny) spośród zbioru X wszystkich wejść 4. Opis działania za pomocą sieci działań

I T P W ZPT 5 Sieć działań Graf zbudowany z wierzchołków (klatek) Klatki: ZZZ x i,...,x k operacyjne warunkoweselekcyjne x x1x1 Z1Z1 Z2Z2 x3x3 x2x2 Z3Z3 x1x1 Z4Z4 i krawędzi

I T P W ZPT 6 Mikroinstrukcja - podstawowe segmenty SD MIKROINSTRUKCJA MI (A i ) Moore’a Mealy’ego A i : Z = Z a, if x then A’ = A j else A’ = A k A i :, if x then Z = Z a, A’ = A j else Z = Z b, A’ = A k  wygenerowanie mikrorozkazu Z  badanie warunku x  X  określenie adresu A’ następnej wykonywanej mikroinstrukcji Z AiAi AjAj AkAk x 01 ZaZa x AiAi AjAj AkAk 01 ZbZb

I T P W ZPT 7 Podział sieci działań… na segmenty odpowiadające mikroinstrukcjom A0A0 A1A1 A2A2 x1x1 Z1Z1 Z2Z2 x3x3 x2x2 Z3Z3 x1x1 Z4Z4 A3A3 A4A4 A5A5 Moore’a Z AiAi AjAj AkAk x 01 AiAi AjAj AkAk x 01  A3A3 Z AiAi AjAj Stany wewnętrzne

I T P W ZPT 8 Sieć działań reprezentuje automat Podział sieci na stany (dla automatu) A0A0 A1A1 A2A2 A3A3 x1x1 Z1Z1 Z2Z2 x3x3 x2x2 Z3Z3 x1x1 Z4Z x1x2x3Ax1x2x3A A 0 A 1 A 3 A 2 A 1 A 2 A 1 A 3

I T P W ZPT 9 Mikroprogramowany układ sterujący Takt RA UA UO PM MI A DMI Dekoder mikroinstrukcji Sygnały (warunki) zewnętrzne i wewnętrzne Schemat blokowy MUS

I T P W ZPT 10 Format mikroinstrukcji Format mikroinstrukcji: MI = Pola: S - sterujące (kod MI) B - adresowe C - kontrolne Z - operacyjne (mikrorozkaz) PM S B C Z Adres mikroinstrukcji Mikroinstrukcja

I T P W ZPT 11 Przykład syntezy MUS Mając do dyspozycji licznik o mikrooperacjach LOAD, COUNT ze sterowaniem odpowiednio: 1 (dla LOAD), 0 (dla COUNT), pamięć ROM oraz ewentualnie inne bloki funkcjonalne i bramki, zaprojektować mikroprogramowany układ sterujący o następującej liście mikroinstrukcji  I 1 : Z, if x c then A’ = A i else A’ = A i+1,  I 2 : Z, if x c then A’ = A i+2 else A’ = A i+1,  I 3 : Z, A’ = A j. W rozwiązaniu należy podać: – fragmenty sieci działań (schematy) odpowiadające wszystkim mikroinstrukcjom, – schemat blokowy układu sterującego, – tablicę prawdy dekodera mikroinstrukcji oraz minimalne wyrażenia boolowskie opisujące jego wyjścia.

I T P W ZPT 12 Przykład c.d. - mikroinstrukcje  I 1 : Z, if x c then A’ = A i else A’ = A i+1  I 3 : Z, A’ = A j  I 2 : Z, if x c then A’ = A i+2 else A’ = A i+1 Z AiAi x 0 1 AiAi A i+1 AiAi Z x 0 1 A i+2 AjAj AiAi Z  C, Z   B, Z  (oczekiwanie na spełnienie warunku) (skok warunkowy o 2)) Formaty mikroinstrukcji

I T P W ZPT 13 PM Przykład syntezy US - schemat blokowy 00CZ 01CZ 10BZ Z +2 B X C s1s0s1s MA Q1Q0Q1Q0 DMI xcxc s1s0s1s0 L Q1Q0Q1Q0 LICZNIK L A Adresy: A, A+1, A+2, B B  C, Z   B, Z  Formaty mikroinstrukcji Pola C i B są polami zgodnymi ponieważ nie występują jednocześnie w żadnej mikroinstrukcji. Można je umieścić w jednym segmencie PM

I T P W ZPT 14 Przykład c.d. – dekoder mikroinstrukcji MIs1s1 s0s0 xcxc LQ1Q1 Q0Q –– –– – MA Q1Q0Q1Q0 +2 BA A+2 LICZNIK L A Count 0 Load 1 L = s 1 + x c Q 1 = s 0 x c DMI xcxc s1s0s1s0 L Q1Q0Q1Q0 Z AiAi x 0 1 AiAi A i+1 MI 1 AiAi Z x 0 1 A i+1 A i+2 MI 2 AjAj AiAi Z MI 3

I T P W ZPT 15 Przykład (str. 139 SUL) Zaprojektować układ sterujący o następującej liście mikroinstrukcji: a) A i : Z, A' = A i+1 b) Ai : Z, A' = A j. c) A i : Z, if x c then A' = A i+1 else A' = A i, Ponadto układ ma umożliwiać obsługę mikropodprogramu.

I T P W ZPT 16 Mikroinstrukcje do obsługi (mikro)podprogramu xcxc A i+1 Warunkowe wejście do podprogramu Warunkowe wyjście z podprogramu A i A j A k A i+1 A k A :=RS RS := A i+1 A i : if x c then A' = A j, RS:= A i+1 else A' = A i+1 A i : if x c then A' = RS else A' = A i+1 adres A i+1 powrotu z podprogramu zapamiętany w rejestrze śladu RS xcxc 1 0 Rejestr Śladu q

I T P W ZPT 17 Przykład c.d. Zaprojektować układ sterujący o następującej liście mikroinstrukcji: a) A i : Z, A' = A i+1 b) A i : Z, A' = A j. c) A i : Z, if x c then A' = A i+1 else A' = A i, Ponadto układ ma umożliwiać obsługę mikropodprogramu. d) A i : if x c then A' = A j, RS:= A i+1 else A' = A i+1 e) A i : if x c then A' = RS else A' = A i+1

I T P W ZPT 18 Przykład cd. Adresy: A i+1 A j A i RS

I T P W ZPT 19 Przykład cd. realizacja z rejestrem adresowym Adresy: A i+1 A j A i RS

I T P W ZPT 20 Przykład cd. realizacja z rejestrem adresowym Adresy: A i+1 A j A i RS +1 A I 0 I 1 I 2 I 3 Q q RS RA MUXA PM Z C B S X x c S Qq v v x c MUXW DMI

I T P W ZPT 21 Przykład cd. MIs 2 s 1 s 0 x c Qqv a0 0 0 ─I2I2 HOLDZ b0 0 1 ─I0I0 HOLDZ c I1I2I1I2 HOLD ZZZZ d I2I0I2I0 HOLD LOAD NOP e I2I3I2I3 HOLD – NOP a)Przejście bezwarunkowe, Z b)Skok bezwarunkowy, Z c)Przejście warunkowe, Z d)Warunkowe wejście do podprogramu e)Warunkowe wyjście z podprogramu

I T P W ZPT 22 Przykład cd. z licznikiem adresowym Adresy: A i+1 count A i hold A j load RS load