Procesory RISC
Procesory RISC Nazwa RISC pochodzi od Reduced Instruction Set Computer Geneza – badania wykazały,że 80% wykonywanego programu jest realizowane za pomocą 20% instrukcji z listy rozkazów procesorów.
Procesory RISC W liście rozkazów pozostawiono tylko instrukcje proste i często używane oraz te których nie da się zastąpić sekwencją instrukcji prostych. Cechy : lista rozkazów zawiera niewielką liczbę prostych rozkazów bardzo szybko wykonywanych.
Procesory RISC wszystkie rozkazy wykonywane potokowo, a każdy etap potoku realizowany w ciągu jednego taktu zegara duża liczba uniwersalnych rejestrów roboczych od 32 do 256 / w Pentium od 8 do 12/
Procesory RISC rozdzielono operacje przetwarzania informacji od operacji dostępu do pamięci /architekturą Load-Store/ - instrukcje przetwarzające informację operują na argumentach, które znajdują się wyłącznie w rejestrach, a instrukcje, które sięgają do pamięci, nie przetwarzają informacji (czyli nie wykonują żadnych działań arytmetyczno-logicznych).
Procesory RISC rozkazy przetwarzające informację operują na trzech rejestrach. W dwóch z nich znajdują się argumenty, do trzeciego ładowany jest wynik wykonywanej operacji. wszystkie operacje arytmetyczno-logiczne realizowane są sprzętowo.
Procesory RISC stała długość i format kodu rozkazu ułatwia dekodowanie kodu rozkazu i przyspiesza je obecność pamięci cache. Architektura PowerPC™ / Performance Optimization With Enhanced Riscs / -architektura mikroprocesora stworzona przez konsorcjum firm Apple-IBM-Motorola /AIM/.