Architektura szynowa systemu mikroprocesorowego szyna danych szyna sterująca szyna adresowa µP szyna danych szyna adresowa D7,..., D1, D0 A15,..., A1,

Slides:



Advertisements
Podobne prezentacje
Taktowanie mikroprocesorów Jednostka sterująca mikroprocesora jest układem sekwencyjnym synchronicznym, czyli wymagającym sygnału taktującego (zegarowego).
Advertisements

Tryby adresowania Prawie każda operacja wykonywana przez mikroprocesor wykonywana jest na pewnych argumentach (lub argumencie). Sposoby wskazywania argumentów.
Zerowanie mikroprocesorów Cel: wprowadzenie mikroprocesora w określony stan początkowy Zwykle realizowany poprzez: inicjalizację licznika rozkazów (PC)
Architektura jednostki centralnej RD MBR MAR IRPC +1 WR jednostka sterująca ALU A F Adres Dane Rejestry: MAR – (Memory Address Register) rejestr adresowy.
Wykonał : Marcin Sparniuk
SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE
Lista rozkazów Działanie mikroprocesora jest kontrolowane poprzez rozkazy (instrukcje). Dla każdego typu mikroprocesora istnieje specyficzny zbiór rozkazów,
PAMIĘĆ RAM.
Wykład 9 Dedykowane procesory DSP oraz mikrokontrolery z jednostką DSP
Przetwarzanie informacji (2)
Podstawowe składniki funkcjonalne procesora i ich rola.
Mikrokontrolery - - podstawowe architektury
Budowa komputera Wstęp do informatyki Wykład 15
Wykład nr 2: Struktura systemu komputerowego a system operacyjny
OGÓLNA BUDOWA KOMPUTERA
Magistrala & mostki PN/PD
Schemat blokowy komputera
Historia i rodzaje procesorów firmy Intel
Komputer, procesor, rozkaz.
ARCHITEKTURA WEWNĘTRZNA KOMPUTERA
Temat : Części komputera
Mikroprocesory i mikrokontrolery
Wykonał: Tomasz Nocek kl. III B
Układy wejścia-wyjścia
Komputer a system komputerowy
Programowalny układ we-wy szeregowego 8251
Architektura komputerów
Urządzenia zewnętrzne
przykładowy 8-bitowy mikroprocesor uniwersalny CISC
Wykorzystanie pamięci półprzewodnikowych
Wyjścia obiektowe analogowe
Układy kombinacyjne cz.2
MCS51 - wykład 2.
Dekodery adresów.
Programowalny układ we/wy równoległego.. Wyprowadzenia układu.
MCS51 - wykład 6.
Architektura komputerów
Synteza układów sekwencyjnych z (wbudowanymi) pamięciami ROM
Mikrokontrolery PIC.
Magazyny pamięci.
Struktura systemu mikroprocesorowego
Zasada działania komputera
Karty graficzne Karta graficzna, często określana też mianem akcelerator grafiki, to element komputera tworzący sygnał dla monitora. Podstawowym zadaniem.
Autor: Justyna Radomska
Budowa komputera.
Etapy pracy biosu.
Mikroprocesory mgr inż. Sylwia Glińska.
Architektura systemów komputerowych (jesień 2013)
Budowa i rodzaje procesorów.
Mikroprocesory.
Mikroprocesory mgr inż. Sylwia Glińska.
Jednostki w informatyce i system binarny (dwójkowy)
Podsystem graficzny i audio
Pamięć komputerowa S t r u k t u r a p a m i ę c i.
Jednostki używane w informatyce
PROCESORY (C) Wiesław Sornat.
Architektura PC.
Budowa komputera ProProgramer.
Elementy zestawu komputerowego
Wykład nr 4: Mikrokontrolery - wprowadzenie Piotr Bilski
Procesor – charakterystyka elementów systemu. Parametry procesora.
Budowa wewnętrzna KOMPUTERA
Procesor, pamięć, przerwania, WE/WY, …
Pamięć DRAM.
Struktura wewnętrzna mikrokontrolera zamkniętego
Architektury procesorów rdzeniowych mikrokontrolerów.
Pamięć SRAM.
Architektura systemów komputerowych (jesień 2015) Wykład 5 Budowa i działanie komputera dr inż. Wojciech Bieniecki Instytut Nauk Ekonomicznych i Informatyki.
POLITECHNIKA POZNAŃSKA
Schemat blokowy komputera
Zapis prezentacji:

Architektura szynowa systemu mikroprocesorowego szyna danych szyna sterująca szyna adresowa µP szyna danych szyna adresowa D7,..., D1, D0 A15,..., A1, A0 MSBLSB D A

Wielkość (rozmiar) przestrzeni adresowej Wielkość przestrzeni adresowej to liczba jednostek informacji, które jest w stanie zaadresować mikroprocesor. Jednostki służące do określania wielkości przestrzeni adresowej: bit – jednostka podstawowa (przyjmuje wartości 0 lub 1) bajt – 8 bitów słowo – jednostka zależna od konstrukcji danego procesora Wielokrotności: K (kilo):1024 (2 10 ) M (mega): = 1024 x 1024 (2 20 ) G (giga): = 1024 x 1024 x 1024 (2 30 )

Wielkość (rozmiar) przestrzeni adresowej Przykład 1: Procesor o 8-bitowej szynie danych i 16-bitowej szynie adresowej może zaadresować 2 16 = 2 6 x 2 10 = 64K słów = słów 1 słowo = 1 bajt, a więc może zaadresować 64 KB Przykład 2: Procesor o 16-bitowej szynie danych i 20-bitowej szynie adresowej może zaadresować 2 20 = 1M słów 1 słowo = 2 bajty, a więc może zaadresować 2 MB

Przebieg operacji zapisu µP D A WR

Dołączanie układów wyjściowych µP D A WR = = CK1 CK D A WR CK1 CK

Przebieg operacji odczytu µP D A RD

Dołączanie układów wejściowych µP D A RD = = OE1 OE D A RD OE1 OE

Zapis szesnastkowy A B F 3AE3h

Dekodery adresowe – pełne dekodowanie µP D A RD A układ 1 układ 2 FFFEh FFFFh

Dekodery adresowe – niepełne dekodowanie µP D A RD A układ 1 układ 2 XX...X1 XX...X0 układ 1 układ h 0001h FFFEh FFFFh 0002h FFFCh FFFDh 1 2

Dekodery adresowe – niepełne dekodowanie µP D A RD A15 A układ 1 układ 2 1X...XX 0X...XX układ 1 układ – – układ 1 układ h 7FFFh 8000h FFFFh

Układy pamięci A13 A0 OE D7D0 pamięć tylko do odczytu (ROM) pamięć do odczytu i zapisu (RAM) A13 A0 OE D7D0 WR CS Układy pamięci mają wbudowane dekodery adresu dla poszczególnych komórek

Dołączanie układów pamięci µP D7 A13 RD A13 A0 CS OE D7D0 A0 A14 A15 D0 0000h 4000h 8000h C000h (00x..x) (11x..x) (10x..x) (01x..x)

Dołączanie układów pamięci – niepełne dekodowanie µP D7 A13 RD A13 A0 CS OE D7D0 A13 A0 CS OE D7D0 A0 A14 A15 D h 4000h 8000h C000h (00x..x) (11x..x) (10x..x) (01x..x)

Przykład dołączenia układów pamięci i układów wejściowych µP D7 A13 RD A13 A0 CS OE D7D0 A13 A0 CS OE D7D0 A0 A14 A15 D h 4000h 8000h C000h (00x..x) (01x..x) (1xx..x)

Rozdzielone przestrzenie adresowe pamięci i układów we/wy W niektórych mikroprocesorach występują tzw. oddzielne przestrzenie adresowe pamięci oraz układów wejścia-wyjścia. W mikroprocesorach tych występują: oddzielne linie sterujące dla pamięci i układów we-wy oddzielne zestawy instrukcji do adresowania pamięci oraz układów we-wy

Rozdzielone przestrzenie adresowe pamięci i układów we/wy µP D A MEMR MEMW IOR IOW ALBO µP D A RD WR IO/M

2 Rozdzielone przestrzenie adresowe pamięci i układów we/wy µP D7 A13 MEMR A13 A0 CS OE D7D0 A13 A0 CS OE D7D0 A0 A14 A15 D h 4000h 8000h C000h (00x..x) (01x..x) (11x..x) IOR 1 (10x..x)

Multipleksowana szyna adresów i danych W celu zmniejszenia liczby wyprowadzeń mikroprocesora, producenci czasem stosują multipleksowaną szynę adresów i danych. W mikroprocesorach tych występują: wyprowadzenia poprzez które naprzemiennie wyprowadzany jest adres lub dane specjalny sygnał informujący o rodzaju przesyłanej informacji (adres czy dane)

µP AD7-AD0 A15-A8 RD WR Multipleksowana szyna adresów i danych ALE

µP AD7-AD0 A15-A8 RD WR Multipleksowana szyna adresów i danych ALE D7-D0 A15-A8 LE IO

jednostka centralna (CPU, µP) System mikroprocesorowy pamięć układy we-wy szyna danych szyna adresowa szyna sterująca

Elementy składowe systemu mikroprocesorowego Jednostka centralna: sterowanie pracą całego systemu pobieranie instrukcji z pamięci wykonywanie pobranych instrukcji

Elementy składowe systemu mikroprocesorowego Pamięć: przechowywanie instrukcji programu przechowywanie danych

Elementy składowe systemu mikroprocesorowego Układy wejścia-wyjścia: pobieranie informacji ze środowiska zewnętrznego (odczyt informacji wprowadzanych przez użytkownika, odczyt stanu sterowanego obiektu) wysyłanie informacji do środowiska zewnętrznego (wyświetlanie informacji dla użytkownika, sterowanie obiektem)

Mikrokontroler (mikrokomputer jednoukładowy) pamięć układy we-wy Mikrokontroler jednostka centralna (CPU, µP) szyna danych szyna adresowa szyna sterująca

Mikrokontroler jednostka centralna (CPU, µP) Mikrokontroler (mikrokomputer jednoukładowy) pamięć programu układy we-wy szyna danych szyna adresowa szyna sterująca pamięć danych