wyk. Tomasz Marciniuk ZASADA DZIAŁANIA KOMPUTERA Operacje I/O pod nadzorem procesora Urządzenia Techniki Komputerowej
1. Sygnałem DRQ urządzenie inicjuje operację DMA 2. Kontroler DMA sygnałem HRQ sygnalizuje dla procesora przejęcie kontroli nad magistralami: adresową i danych 3. Procesor przerywa pracę sygnalizując to sygnałem HLDA. Proces składa się z 4 części: 4. Kontroler DMA sygnalizuje dla urządzenia sygnałem DACK ustawienie trybu DMA i urządzenie rozpoczyna współpracę z pamięcią Procesor CPU Urządzenie nr 1 magistrala adresowa Urządzenie nr 2 magistrala danych Urządzenie nr 3 Pamięć RAM HRQ DRQ1 DACK1 DRQ2 DACK2 DRQ3 DACK3 HLDA Kontroler DMA DRQ1 DACK1 DRQ2 DACK2 DRQ3 DACK3
1. Sygnałem DRQ urządzenie inicjuje operację DMA Procesor CPU Urządzenie nr 1 magistrala adresowa Urządzenie nr 2 magistrala danych Urządzenie nr 3 Pamięć RAM HRQ DRQ1 DACK1 DRQ2 DACK2 DRQ3 DACK3 HLDA Kontroler DMA DRQ1 DACK1 DRQ2 DACK2 DRQ3 DACK3
2. Kontroler DMA sygnałem HRQ sygnalizuje dla procesora przejęcie kontroli nad magistralami: adresową i danych Procesor CPU Urządzenie nr 1 magistrala adresowa Urządzenie nr 2 magistrala danych Urządzenie nr 3 Pamięć RAM HRQ DRQ1 DACK1 DRQ2 DACK2 DRQ3 DACK3 HLDA Kontroler DMA DRQ1 DACK1 DRQ2 DACK2 DRQ3 DACK3
3. Procesor przerywa pracę sygnalizując to sygnałem HLDA. Procesor CPU Urządzenie nr 1 magistrala adresowa Urządzenie nr 2 magistrala danych Urządzenie nr 3 Pamięć RAM HRQ DRQ1 DACK1 DRQ2 DACK2 DRQ3 DACK3 HLDA Kontroler DMA DRQ1 DACK1 DRQ2 DACK2 DRQ3 DACK3
4. Kontroler DMA sygnalizuje dla urządzenia sygnałem DACK ustawienie trybu DMA i urządzenie rozpoczyna współpracę z pamięcią Procesor CPU Urządzenie nr 1 magistrala adresowa Urządzenie nr 2 magistrala danych Urządzenie nr 3 Pamięć RAM HRQ DRQ1 DACK1 DRQ2 DACK2 DRQ3 DACK3 HLDA Kontroler DMA DRQ1 DACK1 DRQ2 DACK2 DRQ3 DACK3