Prezentacja Multimedialna "Klasyfikacja i oznaczanie cyfrowych układów scalonych''

Menu: 1.Uruchom prezentacje 2.Spis treści 3.Zakończ prezentacje

Spis treści: 1.Układy TTL i CMOS. 2.Układy sekwencyjne. 3.Rejestry. 4.Liczniki. 5.Sumatory. 6.Komparatory. 7.Układy zmiany kodów. 8.Multipleksery. 9.Demultipleksery. 10.Scalone przerzutniki monostabilne. 11.Generatory fali prostokątnej. 12.Układy wyświetlania informacji. 13.Układy ASIC, PLD, FPGA. 14.Autorzy. 15.Bibliografia.

Układy TTL W technice TTL są produkowane obecnie następujące serie:  podstawowa – 74  Schottky’ ego – 74S (ang. Schottky)  Schottky’ ego małej mocy – 74LS (ang. Low power Schottky)  szybka – 74F (ang. Fast)  ulepszona Schottky’ ego małej mocy – 74ALS (ang. Advanced Low power Schottky)  ulepszona Schottky’ ego – 74AS (ang. Advanced Schottky)

Parametry układów TTL Napięcie zasilające +5V (+4,75V do +5,25V) Sygnał wyjściowy: H > 2,4V L < 0,4V Sygnał wejściowy: H > 2,0V L < 0,8V Fan Out 10 Współczynnik dobroci: 5-100 Czas przełączania: TTL (35 MHz) TTL-L (10 MHz) 10x mniejszy pobór mocy w stosunku do TTL TTL-H (58 MHz) TTL-F (125 MHz) TTL-S (125 MHz) diody Schottky'ego 2x pobór mocy TTL-LS (40 Mhz) trochę mniejszy pobór mocy

Bramka NAND z otwartym kolektorem.

Bramka NAND szybka.

Układy CMOS Napięcie zasilające 3-15V (-0,5 +18V) Dla zasilania 5V: Sygnał wyjściowy: H > 4,95 L < 0,05 Sygnał wejściowy: H > 3,5 L < 1,5 Dla zasilania 15V: Sygnał wyjściowy: H > 14,95 L < 0,05 Sygnał wejściowy: H > 11 L < 4 Czas Przełączania: ok. 12-125 MHz Fan Out 50 Współczynnik dobroci: 0,01-0,2

Sprzężenie TTL => CMOS Klucz tranzystorowy

Sprzężenie CMOS => TTL R-Rezystor podciągający

Układy sekwencyjne Symbol graficzny przerzutnika

Asynchroniczny przerzutnik RS a) zbudowany z bramek NOR, tablica stanów układu b) zbudowany z bramek NAND, tablica stanów układu

Przerzutniki synchroniczne RS a) symbol graficzny b)tablica charakterystyczna c) tablica stanów d) tablica Karnaugha e) tablica wzbudzeń

Przerzutnik JK a) symbol graficzny b) tablica charakterystyczna c) tablica stanów d) tablica Karnaugha e) tablica wzbudzeń

Przerzutnik D a) symbol graficzny b) tablica charakterystyczna c) tablica stanów d) tablica Karnaugha e) tablica wzbudzeń

Przerzutnik  JK-MS Struktura logiczna układu CMOS 4027  

Rejestry a) symbol graficzny

b) operacje: wprowadzania do rejestru danych Z wejść równoległych i przesuwania ich w prawo Zr - chwila zapisu równoległego do przerzutników Master-Slave (MS) W - chwila wyprowadzania informacji na wyjścia przerzutników MS Zs - chwila zapisu szeregowego na wejścia przerzut­ników MS

Liczniki Układ sekwencyjny.

Liczniki asynchroniczne Licznik asynchroniczny modulo 8: a )schemat połączeń b) przebiegi czasowe c) tablica stanów

Dzielniki Ogólny schemat realizacji dzielników przez 2n+1

Dzielnik przez 3 a) schemat połączeń b) przebiegi czasowe w układzie

Dzielnik przez 4 a) schemat połączeń b) przebiegi czasowe w układzie

Scalony licznik asynchroniczny 7490: a) schemat połączeń

b) przebiegi czasowe w układzie, gdy sygnał wejściowy podano na wejście A c) przebiegi czasowe w układzie, gdy sygnał wejściowy podano na wejście BD

Scalony rewersyjny licznik synchroniczny (74192, 74193).

Sumatory Sumatory binarne a) tablica Karnaugha dla funkcji wyjścia Si

b) tablica Karnaugha dla funkcji Pi c) funkcja realizacyjna Si i Pi d) schemat układu

Sumator binarny: a) równoległy

b) szeregowy

Sumatory dziesiętne Sumator dziesiętny

Komparatory Komparator liczb dwójkowych: a) symbol jednego elementu

b) tablice Karnaugha dla funkcji wyjściowych

Układy zmiany kodów Układy zamiany kodów dzieli się na: - dekodery - zamieniające liczbę wejściową n-bitową (słowo) na słowo zapisane w kodzie l z n; - kodery - zamieniające słowo zapisane w kodzie l z n na słowo w innym kodzie; - transkodery - zamieniające słowo zapisane w jednym kodzie na słowo w innym kodzie.

Transkoder kodu BCD na kod wskaźnika 7-segmentowego a) segment wskaźnika b) tablica działania transkodera c) tablica Karnaugha dla sygnału wyjściowego a d) funkcja realizacyjna dla wyjścia

Multipleksery Rys.1.Multiplekser: a)Symbol ogólny b) schemat układu 74150 Rys. 2. Sposób połączenia dwóch multi­plekserów

Demultipleksery Demultiplekser: a) symbol ogólny  b) schemat układu 74154

Scalone przerzutniki monostabilne Przerzutnik monostabilny 74121: a) schemat b) zasada działania c) przebiegi czasowe

Generatory fali prostokątnej Generator fali prostokątnej zbudowany z monostabilnych przerzutników scalonych 74121: a) schemat połączeń b) przebiegi czasowe napięć

Generator przebiegu prostokątnego zbudowany z użyciem zlinearyzowanych bramek logicznych, ze sprzężeniem pojemnościowym: a) schemat zlinearyzowanej bramki NAND b) charakterystyka przejściowa tej bramki c) schemat generatora

Schemat generatora przebiegu prostokątnego zbudowanego z użyciem zlinearyzowanych bramek logicznych, z rezonatorem kwarcowym w pętli sprzężenia zwrotnego

Układy wyświetlania informacji cyfrowej Schemat licznika impulsów z zastosowaniem statycznej metody wyświetlania informacji L - licznik, R - rejestr, T - Transkoder

Schemat licznika impulsów z zastosowaniem dynamicznej metody wyświetlania informacji

Układy ASIC, PLD, FPGA

Układy FPGA

Układy typu GAL

Układ GAL 16/20V8

Autorami prezentacji są: Artur Jurczyk i Marek Felikowski

Bibliografia: B.M.Pióro-’’Podstawy elektroniki cz.2’’ Układy cyfrowe - Wojciech Głodzki (1996) Internet Koniec