Pobieranie prezentacji. Proszę czekać

Pobieranie prezentacji. Proszę czekać

Wykład 2: DSP Hardware PG – Katedra Systemów Mikroelektronicznych ZASTOSOWANIE PROCESORÓW SYGNAŁOWYCH Marek Wroński.

Podobne prezentacje


Prezentacja na temat: "Wykład 2: DSP Hardware PG – Katedra Systemów Mikroelektronicznych ZASTOSOWANIE PROCESORÓW SYGNAŁOWYCH Marek Wroński."— Zapis prezentacji:

1 Wykład 2: DSP Hardware PG – Katedra Systemów Mikroelektronicznych ZASTOSOWANIE PROCESORÓW SYGNAŁOWYCH Marek Wroński

2 Czym charakteryzuje się dobry DSP?

3 On-Chip Peripherals (ADSP-218x Family Architecture)

4 Internal DMA, Byte DMA Port & Power-Down Power-Down

5 ADSP-218x DSP Roadmap

6 ADSP-219x Series Architecture

7 ADSP-218x DSP Roadmap

8 Fixed-Point Versus Floating-Point

9 ADI SHARC Floating-Point DSPs (ADSP-2106x)

10 ADSP-2106x Key Features

11 ADSP-2116x SIMD Core Archgitecture

12 Architektura ADSP-21161N

13 Opis

14 Opis cd

15 ALU & MAC Features Example: SHARC Multifunction Instruction

16 Shifter, DAG & Program Sequencer Features Program Sequencer

17 Cechy rdzenia ADSP 21161 cd

18 SHARC Road Map

19 DSP Benchmarks for SHARC Family

20 Multiprocessing Using SHARCs

21 Tiger SHARC: ADSP-TS001 Static Superscalar DSP

22 Tiger SHARC Key Features

23 Multiprocessing Communication via Link Ports & Cluster Bus

24 DSP Evaluation and CROSSCORE Development Tools Cycle of system design: 1.Describe system architecture (link description file) 2.Generate actual DSP code (C/C++ compiled & assembled) 3.Debugged (software simulator or evaluation board) 4.Generate code (prom splitter / loader) 5.Debugging of actual system (emulator interface with JTAG)

25 ADSP-21161N EZ-Kit Lite & APEX-ICE USB Emulator

26 Właściwości ADSP-21161N EZ-KIT-LITE

27 ADSP-21161N EZ-KIT-LITE

28 Czym jest VisualDSP++

29 Cechy VisualDSP++

30 Narzędzia softwerowe

31 Cechy IDDE i Debugera On line Help

32 ADSP-21161N EZ-KIT-Lite USB Debugger via Wewnętrzne Emulatory (ICE)

33 ADSP-21161: Grupy Rejestrów

34 Universal Registers : Przyklady

35 Diagram tworzenia oprogramowania

36 Codec AD1836 Parametry: - Rozdzielczość: 24 bit - Częstotliwość próbkowania: 48/96 kHz - Zakres dynamiki sygnału i SNR: 105 dB - 3 konwertery C/A stereo, 2 konwertery A/C stereo oparte na modulatorach - 400 milionów operacji zmiennoprzecinkowych na sekundę (szczytowo 600)

37 Sterownik ADSP-21161/AD1836

38 Programowanie sterownika 0.Procedura inicjalizacji systemu 21161 EZ-KIT 1.Procedura inicjalizacji AD1836 (dla wykonania przerwania SPORT0 RX) 2.Resetowanie AD1826 przez DSP Slave SPI Control 3.Procedura czyszczenia rejestrów SPORT 4.Procedura obsługi przerwania SPORT1 RX układu ADSP-21161...używana do przetworzenia audio 1.tablica wektorów przerwań układu ADSP-21161 2.Plik programu Visual DSP z opisem linkera Przykładowy program dla ADSP-21161 DSP wykonuje następujące operacje do połączenia z AD1836 i przetworzenia danych audio: 1.Inicjalizacja systemu DSP (liczniki, Dagi, flag pins...) 2.Inicjalizacja portu szeregowego rejestrów 0 i 2 3.Programowanie kontrolera DMA dla łańcuchowania DMA portów szeregowych 0/2 4.Włączenie portu szeregowego 0/2 i umożliwienie SPORT0 aby odebrał przerwanie 5.Reset/Power Cycle the AD1836 6.Programowanie wybranych rejestrów układu AD1836 7.Początek przetwarzania danych audio.

39 ADI DSP Collaborative Guru DSP: Steven W. Smith. CPS. Praktyczny poradnik dla inżynierów i naukowców. BTC, 2007 Śledź Electronic Design News: http://www.ednmag.com,http://www.ednmag.com Electronic Component News: http://www.ecnmag.com,http://www.ecnmag.com Zamów kwartalnik AD: http://www.analog.com/dsp/misc/enewsletters_jumppage.html VisualaDSP++ ściągać ze strony: http://www.analog.com/processors/sharc/evaluationDevelopment/evaluationKits.html


Pobierz ppt "Wykład 2: DSP Hardware PG – Katedra Systemów Mikroelektronicznych ZASTOSOWANIE PROCESORÓW SYGNAŁOWYCH Marek Wroński."

Podobne prezentacje


Reklamy Google