PAMIĘCI PÓŁPRZEWODNIKOWE

Prezentacja na temat: "PAMIĘCI PÓŁPRZEWODNIKOWE"— Zapis prezentacji:

1 PAMIĘCI PÓŁPRZEWODNIKOWE

2 Karta perforowana

3 Przestrzeń adresowa pamięci

4 Komórka pamięci ROM Pamięć ROM jest pamięcią służącą tylko do odczytu informacji.

5 Dwuwymiarowe wybieranie komórki pamięci

6 Model komórki pamięci ROM

7 Pamięci MROM MROM (ang. Mascable ROM – pamięci. Których zawartość jest
ustalana w procesie produkcji (przez wykonanie odpowiednich masek i nie może być zmieniana. Przy założeniu realizacji długich serii produkcyjnych jest to najtańszy rodzaj pamięci ROM. W technice Komputerowej dobrym przykładem zastosowanie tego typu pamięci jest BIOS

8 Pamięci PROM PROM (ang. Programmable ROM) – pamięć jednokrotnie programowalna. Oznacza to, że użytkownik może sam wprowadzić zawartość tej pamięci, jednakże potem nie może jej już zmieniać. Cecha ta wynika z faktu, że programowanie tej pamięci polega na nieodwracalnym niszczeniu niektórych połączeń wewnątrz niej. Obecnie ten typ pamięci nie jest już używany

9 Model komórki pamięci PROM

10 Pamięci EPROM EPROM – pamięć wielokrotnie kasowalna, przy czym kasowanie Poprzedniej zawartości tej pamięci odbywa się drogą naświetlania Promieniami UV. Programowanie i kasowanie zawartości tej pamięci odbywa się poza systemem w urządzeniach zwanych odpowiednio kasownikami i programatorami pamięci. Pamięć ta wyszła już z użycia. Czas kasowania wynosił około 30 minut dla pojemności oko 4kB.

11 Programowanie pamięci
Programowanie pamięci PROM, EPROM czy EEPROM odbywa się z wykorzystaniem specjalnego urządzenia zwanym programatorem

12 Pamięci EEPROM EEPROM – pamięć kasowana i programowana na drodze czysto elektrycznej. Istnieje możliwość wprowadzenia zawartości tego typu pamięci bez wymontowania jej z systemu ( jeżeli jego projektant Przewidział taką opcję) choć czas zapisu informacji jest nieporównywalnie dłuższy niż czas zapisu do pamięci RAM. Obecnie stosowana jest pamięć flash, która ma krótki czas kasowania i zapisu.

13 Pamięci EEPROM EEPROM - Electrically Erasable Programmable Read Only Memory. Możliwość elektrycznego wielokrotnego kasowania pamięci. Łatwość kasowania, nie potrzeba użycia promieni UV. Kasowanie całej pamięci lub pojedynczego sektora Liczba kasowań około razy

14 Programowanie i kasowanie EEPROM

15 Pamięć EEPROM Flash Struktura działania podobna do EEPROM. Bardzo szybki proces kasowania (rzędu 1ms) w porównaniu z pamięcią EEPROM (rzędu 15min.). Szybkość pracy pamięci Flash polega głównie na kasowaniu całego bloku na raz a nie jak to ma miejsce w pamięci EEPROM pojedynczych bajtów. Potrzebny tylko 1 tranzystor na 1 bit pamięci

16 Flash – kasowanie i programowanie

17 Pamięć DRAM

18 DRAM Pamięć dynamiczna, DRAM (ang. Dynamic Random Access Memory) – rodzaj ulotnej pamięci półprzewodnikowej RAM, która przechowuje każdy bit danych w oddzielnym kondensatorze wewnątrz układu scalonego. Poszczególne jej elementy zbudowane są z tranzystorów MOS, z których jeden pełni funkcję kondensatora, a drugi elementu separującego. W przeciwieństwie do pamięci statycznych wymagają okresowego odświeżania zawartości (ze względu na rozładowywanie się kondensatorów). Jednocześnie pojedyncza komórka pamięci dynamicznej składa się z mniejszej liczby elementów niż analogiczna komórka pamięci statycznej. Powyższe cechy pozwalają na większe upakowanie elementów w układach scalonych, co daje efekt w postaci niższych kosztów produkcji i pozwala na budowę tańszych układów pamięci o danych pojemnościach. Odświeżanie musi następować w regularnych odstępach czasu i wewnętrznie polega na ponownym zapisie odczytanej wartości w tych samych komórkach pamięci. Pamięci dynamiczne najczęściej łączone są w dwuwymiarowe tablice adresowane numerem wiersza i kolumny, co pozwala ograniczyć liczbę wymaganych linii adresowych i przyspiesza sekwencyjny odczyt danych umieszczonych w kolejnych komórkach tego samego wiersza pamięci. Pamięci dynamiczne są obecnie szeroko wykorzystywane jako pamięć operacyjna w urządzeniach, z wyjątkiem układów wymagających niezbyt dużych ilości pamięci (np. sterowniki) oraz wymagających szybkiego dostępu do pamięci (np. specjalizowany sprzęt sieciowy).

19 Komórka DRAM

20 Wyprowadzenia Wyznaczenie max liczby komórek pamięci L Adres
m – liczba bitów magistrali adresowej Dane Wyznaczenie pojemności pamięci OE WE m – liczba bitów magistrali adresowej n – liczba bitów magistrali danych CE RAS CAS OE – odczyt danej WE – zapis danej CE – aktywacja układu RAS – aktywacja wiersza CAS – aktywacja kolumny Linie OE, WE, CE, RAS i CAS są 1-bitowe. Adres i Dane to magistrale wielobitowe

21 Budowa matrycy pamięci RAM

22 Budowa matrycy pamięci RAM

23 Adresowanie DRAM

24 Cykl odczytu tC – czas cyklu odczytu
tD RAS-CAS – czas opóźnienia sgnału CAS względem RAS ta – czas dostępu do pamięci tPD – czas odstępu pomiędzy kolejnymi cyklami odczytu

25 Cykl zapisu

26 Organizacja pamięci

27 DRAM 8b

28 DRAM

29 Odświeżanie Odświeżanie komórek pamięci DRAM polega na cyklicznym doładowaniu pojemności pamiętających przechowujących wartość 1. Częstotliwość odświeżania jest parametrem katalogowym pamięci i należy go bezwzględnie przestrzegać.

30 Odświeżanie Sposoby odświeżania: Sygnałem RAS CAS przed RAS
Odświeżanie ukryte Samoodświeżanie

31 Pamięć SRAM

32 SRAM SRAM (ang. Static Random Access Memory), statyczna pamięć o dostępie swobodnym – typ pamięci półprzewodnikowej stosowanej w komputerach, służy jako pamięć buforująca między pamięcią operacyjną i procesorem. Słowo "statyczna" oznacza, że pamięć SRAM przechowuje dane tak długo, jak długo włączone jest zasilanie, w odróżnieniu od pamięci typu DRAM, która wymaga okresowego odświeżania. Każdy bit przechowywany jest w pamięci SRAM w układzie zbudowanym z czterech tranzystorów, które tworzą przerzutnik, oraz z dwóch tranzystorów sterujących. Taka struktura umożliwia znacznie szybsze odczytanie bitu niż w pamięci typu DRAM, oraz w przeciwieństwie do pamięci DRAM nie wymaga odświeżania. Pamięci SRAM wykorzystywane są w szybkich pamięciach podręcznych cache, gdyż nie wymagają one dużych pojemności (gęstość danych w SRAM jest 4 razy mniejsza niż w DRAM), ale prędkość dostępu jest około 7 razy szybsza od DRAM (1 cykl SRAM wynosi około 10 ns, natomiast w DRAM około 70 ns). Szybkość ta dotyczy dostępu swobodnego (czyli kolejne odczytywane dane są ulokowane pod różnymi adresami), w przypadku odczytu danych z sąsiednich komórek adresowych szybkość pamięci SRAM i DRAM jest jednak porównywalna.

33 Komórka SRAM

34 Wyprowadzenia Adres Wyznaczenie pojemności pamięci L Dane OE WE
m – liczba bitów magistrali adresowej CE Linie OE, WE i CE są 1-bitowe. Adres i Dane to magistrale wielobitowe OE – odczyt danej WE – zapis danej CE – aktywacja układu

35 SRAM

36 Pamięci synchroniczne

37 SDRAM SDRAM – Synchroniczna, dynamiczna pamięć RAM
Pamięci SDRAM to moduły 168-pinowe z 64-bitową magistralą (lub 72-bitową z kontrolą parzystości). Jest ich kilka rodzajów, ale te najpopularniejsze to moduły zasilane napięciem 3.3V.

38 SDRAM -Wszystkie sygnały sterujące synchronizowane są przez jeden przebieg zegarowy -odświeżanie realizowane jest wewnątrz kości pamięci, ponieważ posiada swój własny generator. Odciąża to kontroler pamięci i przyspiesza prazę pamięci.

39 SDRAM

40 SDRAM PC-66, PC-100, PC-133 w oznaczeniu pamięci podany jest zegar w MHz Obliczenie przepustowości: P= (zegar*64) / 8 [MB/s] 64- szerokość magistrali danych pamięci w bitach 8 – dzielimy przez 8 aby uzyskać wynik w bajtach Dla PC-133 P=(133*64)/8 = 1064MB/s

41 SDRAM

42 DDR1 DDR SDRAM – Double Data Rate SDRAM
Pamięci te pracują na obu zboczach zegarach Napięcie zasilania 2,5V

43 DDR1 Można się spotkać z następującymi modułami DDR:
DDR 200 MHz - PC-1600 DDR 266 MHz - PC-2100 DDR 333 MHz - PC-2700 DDR 400 MHz - PC-3200 DDR 533 MHz - PC-4200 DDR 550 MHz - PC-4400 Istotne jest zwłaszcza taktowanie - informacja o przepustowości ma bardziej znaczenie marketingowe. Realny zegar jest o połowę mniejszy ze względu na pracę przy obu zboczach zegara. Np.: Dla DDR-400 częstotliwość zegara wynosi 200MHz

44 DDR 2 W stosunku do poprzednika cechuje się wyższymi taktowaniami i niższym napięciem pracy (standardowo 1,8 V). Nie jest kompatybilna z DDR1

45 DDR2 Można się spotkać z następującymi modułami DDR2:
DDR2 400 MHz (praktycznie już niewykorzystywane) - PC2-3200 DDR2 533 MHz - PC2-4200/4300 DDR2 667 MHz - PC2-5300/5400 DDR2 800 MHz - PC2-6400 DDR2 850 MHz - PC2-6800 DDR MHz - PC2-8000 DDR MHz - PC2-8500/8600 DDR MHz - PC2-9200 DDR MHz - PC2-9280 DDR MHz - PC2-9600 DDR MHz - PC

46 DDR3 Pamięci DDR3 cechują się zwiększonym czasem dostępu w porównaniu do DDR2, ale nadrabiają to wyższym taktowaniem. Z tego też powodu pamięć DDR2 o identycznym taktowaniu jak DDR3 będzie od niej szybsza. Do zalet pamięci DDR3 należy zaliczyć też niższy pobór napięcia (standardowo 1,5 V). Nie kompatybilna z DDR1 i DDR2.

47 DDR3 Można się spotkać z następującymi modułami DDR3:
DDR3 800 MHz - PC3-6400 DDR MHz - PC3-8500 DDR MHz - PC /10666 DDR MHz - PC DDR MHz - PC /12800 DDR MHz - PC DDR MHz - PC DDR MHz - PC DDR MHz - PC DDR MHz - PC DDR MHz - PC /17066

48 Pamięci

49 Parametry czasowe Opóźnienia (timingi) – Parametry pamięci RAM, inaczej zwane czasami dostępu. Im niższe opóźnienia, tym szybszy dostęp do pamięci. Poszczególne opóźnienia i inne parametry przedstawiają się następująco:

50 Parametry czasowe Cas Latency (CL) Czas upływający od wydania przez procesor odpowiedniego rozkazu dotyczącego aktywacji danej kolumny, do chwili wysłania danych do bufora w kontrolerze pamięci. Przykład: parametr CL 4 będzie oznaczać, że układ dostarczy odpowiednie dane w ciągu czterech tatków zegara od otrzymania polecenia. Im niższy jest parametr CL, tym lepiej.   RAS to CAS Delay (RCD) Czas upływający od zakończenia wykonywania polecania aktywacji danej kolumny (CAS), do rozpoczęcia wykonywania polecania aktywacji danego wiersza (RAS). Również tym razem im niższy jest ten parametr, tym lepiej. RAS Precharge (RP) Czas upływający od wykonania polecenia zamknięcia dostępu do uprzednio aktywowanego wiersza oraz rozpoczęcia wykonywania polecenia aktywacji wiersza kolejnego. Row Active Time (RAS) Czas jaki upływa od wykonania polecenia aktywacji wiersza aż do jego dezaktywacji. Parametr zapobiega przedwczesnemu przeskokowi – gdyby do niego doszło, nastąpiłoby przerwanie odczytu lub zapisu danych. Command Rate (CR) Jest to z kolei czas, jaki zostaje przydzielony kontrolerowi pamięci na wybór odpowiedniego modułu. Teoretycznie wydajność pamięci będzie wyższa gdy ustawiamy ten parametr na 1, jednak nie każda platforma sprzętowa pozwala na taki manewr.

51 Parametry czasowe 5-1-1-1 CL – 5 taktów zegara
RCD, RP, RAS – 1 takt zegara

52 RAMBUS (RDRAM) Do wad RDRAM należy zaliczyć wzrost opóźnień, zwiększenie wytwarzanego ciepła, złożoność produkcji i kosztów. PC 800 RDRAM pracuje z 45 ns opóźnieniem, a w PC 133 SDRAM opóźnienie wynoszą 7,5 ns.Każda pamięć RDRAM jest wyposażona w kontroler pamięci, co podnosi złożoność produkcji w porównaniu z SDRAM, który wyposażony była tylko w jeden kontroler pamięci, ulokowany na północnym brzegu modułu. Wysokie koszty produkcji i opłat ponoszonych przy kupnie licencji spowodowały, że ceny RDRAM były od 2 do 3 razy wyższe niż PC 133 SDRAM.

53 Dual Channel Architektura dual-channel (dwukanałowa) – technologia stosowana w kontrolerach pamięci, do wydajniejszej obsługi pamięci RAM. Polega na podwojeniu przepustowości przesyłu danych pomiędzy kontrolerem pamięci, a pamięcią RAM. Technologia dual-channel wykorzystuje dwa 64-bitowe kanały, co razem daje magistralę o szerokości 128 bitów dla przesyłu danych pomiędzy pamięcią RAM a kontrolerem pamięci.

54 Dual Channel

55 Dual Channel

56 Kontroler pamięci

57 Kontroler pamięci

58