Magistrale równoległe (systemowe)

Prezentacja na temat: "Magistrale równoległe (systemowe)"— Zapis prezentacji:

1 Magistrale równoległe (systemowe)

2 magistrale komunikacyjne
panel operatorski inne systemy urządzenia kontr-pomiar. timery RTC dekodery adresów ukł.obsługiPAO kontrolery przerwań pamięci zewn. procesor pamięć programu (ROM) pamięć danych (RAM) urz. opera- torskie urz. komuni-kacyjne urz. obiek- towe magistrala systemowa magistrale komunikacyjne

3 Magistrale systemowe - MUBUS 3/24
D0..D linii danych; A0..A linii adresowych; ADMEMLOW, ADPERLOW - stroby odwołania do pamięci i I/O REFRESHLOW - strob adresu odświeżania NOTREADYLOW - brak gotowości WRITELOW - strob wpisu NODALOW - ważność danych na D0..D15 RESETLOW - zerowanie systemu INTREQLOW, INTACKLOW - zgłoszenie przerwania i jego potwierdzenie INTIN, INTOUT - sygnały łańcucha urządzeń przerywających NMILOW - przerwanie niemaskowalne HOLDREQLOW, HOLDACKLOW - żądanie DMA i jego potwierdzenie HOLDIN, HOLDOUT - łańcuch urządzeń DMA PROCREQLOW - żądanie dostępu do magistrali w systemie wieloprocesorowym SYSTEMCLOCK, USERCLOCK - sygnały zegarowe; -12V,-5V,0V,5V,12V - wewnętrzne linie zasilające; -15V,0V,15V oraz 0V,5V - zewnętrzne linie zasilające, odizolowane galwanicznie od wewnętrznych linii zasilających. Magistrala MUBUS

4 Magistrale systemowe - MUBUS 4/24
cykl odczytu pamięci A15..A0 ADMEMLOW NOTREADYLOW WRITELOW D15..D0 A15..A0 ADPERLOW NOTREADYLOW WRITELOW D15..D0 cykl odczytu urz. zewnętrznego cykl zapisu pamięci A15..A0 ADMEMLOW NOTREADYLOW WRITELOW D15..D0 cykl zapisu urz. zewnętrznego A15..A0 ADPERLOW NOTREADYLOW WRITELOW D15..D0

5 Magistrale systemowe - MULTIBUS 5/24
Magistrala MULTIBUS Intela DAT0..DAT15 - linie danych; ADR0..ADR15 - linie adresowe; MRDC, MWTC - stroby odczytu i zapisu pamięci IORC, IOWC - stroby odczytu i zapisu peryferii XACK, AACK - sygnały potwierdzenia zapisu/odczytu przez pamięć lub I/O INH1 - linia zakazu dla pamięci RAM INH2 - linia zakazu dla pamięci ROM INIT - zerowanie systemu INT0..INT7 - wejścia przerwań BREQ - sygnał żądania dostępu do magistrali BUSY - sygnał zajętości magistrali BPRN, BPRO - wejście i wyjście szeregowego łańcucha priorytetów BCLK, CCLK - sygnały zegarowe magistrali zmienny i stały (max.10MHz); -12V,-10V,-5V,0V,5V,12V - linie zasilające

6 Magistrale systemowe - MULTIBUS 6/24
cykl odczytu pamięci ADR15..ADR0 MRDC XACK D15..D0 cykl odczytu urz. zewnętrznego ADR15..ADR0 IORC XACK D15..D0 cykl zapisu pamięci ADR15..ADR0 MWTC XACK D15..D0 cykl zapisu urz. zewnętrznego ADR15..ADR0 IOWC XACK D15..D0

7 Magistrale systemowe - MULTIBUS II 7/24
Magistrala MULTIBUS II Intela dla dowolnego typu mikroprocesora, także systemów wieloprocesorowych, szybkość transmisji do 40MB/s MULITIBUS II - to standard całego systemu wieloprocesorowego: architektury, magistral, elektryczny, mechaniczny Standard przewiduje 5 magistral do wymiany informacji: wielokanałowa (multichannel DMA bus); prywatna iSBX (intel IO expansion bus); lokalna iLBX (Intel local bus extension); szeregowa iSSB (intel serial system bus); równoległa iPSB (intel parallel system bus)

8 Magistrale systemowe - MULTIBUS II 8/24
iPSB ma strukturę 5-szynową: szyna danych i adresów: multipleksowane AD0..AD31 oraz PAR0..PAR (kontrolne bity parzystości po jednym na każdy bajt szyny); szyna sygnałów arbitrażu: BREQ i 6 linii ARBx na numer priorytetu; szyna sterowania systemem: linie SC0..SC9, których znaczenie zależy od realizowanego cyklu magistrali; szyna sygnałów błędów: BUSRER - błąd parzystości na ADx lub SCx, TIMEOUT - przekroczenie limitu czasu na potwierdzenie przyjęcia transmisji; szyna sterowań centralnych: RST, RSTNC, DCLOW, PROT, BCLK, CCLK, LACHn

9 Magistrale systemowe - MULTIBUS II 9/24
Protokół magistrali iPSB składa się z trzech cykli: cykl arbitrażu = faza rozstrzygania o dostępie do magistrali faza przekazywania magistrali wybranemu procesorowi; cykl przesłania = faza żądania (wysłanie adresu i rozkazu) faza odpowiedzi (dane i ich stroby) cykl komunikatu o wykrytym błędzie = faza sygnalizacji faza powrotu

10 Magistrale systemowe - VME 10/24
Magistrala VME (Versa Module Eurocard - Mostek, Motorola, Signetics) wersja A: połączenie standardu VERSAbus ze standardem płyt Eurokarty wersja B wersja C: wynik prac komisji IEC i IEEE obecna wersja D: dostosowanie do mikroprocesorów 64-bitowych Systemy modułowe z VME królują na rynku zastosowań przemysłowych i militarnych. Cechy: asynchroniczna, 32 linie danych (wersja C), 64 (wersja D); 32 linie adresów (wersja C), 64 (wersja D); niemultipleksowana (do wersji C), multipleksowana w wersji D; 7 poziomów przerwań; możliwa praca wieloprocesorowa szeroka oferta rynkowa kaset i modułów w tym standardzie, dostarczanych przez wielu producentów;

11 Magistrale systemowe - VME 11/24
Cechy c.d. występują 2 typy modułów: master - inicjator transmisji i slave - podrzędne; do jednej magistrali można dołączyć wiele masterów - ich żądania dostępu do magistrali rozstrzyga centralny arbiter wchodzący w skład obligatoryjnego sterownika magistrali, rezydującego w skrajnym lewym gnieździe; sterownik magistrali zawiera moduły funkcjonalne: nadajnik zegara systemu czasomierz magistrali nadajnik sygnału IACK* arbiter monitor stanu zasilania sterownik magistrali VMEbus

12 Magistrale systemowe - VME 12/24
Cechy c.d. maksymalna prędkość do 40MB/s; maksymalna długość 50cm; płyta magistrali zawiera od 2 do 21 gniazd; sygnały magistrali tworzą 4 szyny: szynę transmisji danych (dane, adresy i podstawowe sterowania z potwierdzeniem); szynę arbitrażu transmisji danych (wykorzystywana przez mastery i moduły obsługi przerwań do przejmowania kontroli nad szyną transmisji danych); szynę przerwań priorytetowych (7 linii przerwań priorytetowych, potwierdzenie przyjęcia przerwania zwykłe i łańcuchowe); szynę sygnałów pomocniczych (zerowanie systemu, zegary, zasilania +5V, +12V, -12V, itp.); sygnały magistrali są podzielone na dwa złącza J1 i J2 (opcjonalne), każde po 32x3 styki, J2 zawiera 8 st. linii adresowych, 16 st. linii danych, powtórzone zasilania, 64 linii użytkownika; moduły VME mają wysokość 3U i tylko J1 albo 6U i oba złącza J1 i J2;

13 Magistrale systemowe - VME 13/24
Przykładowa konstrukcja pakietu JC z magistralą VME: pakiet JC monitor adresów moduł master moduł żądania dostępu do magistrali moduł obsługi przerwań moduł zgłaszający przerwanie VMEbus właściwa JC

14 Magistrale systemowe - VME 14/24
Przykładowa konstrukcja pakietu we/wy lub pamięci: pakiet typu slave moduł slave moduł zgłaszający przerwanie VMEbus porty we/wy lub pamięć

15 Magistrale systemowe - PC-ty 15/24
Magistrale równoległe PC-tów ISA - Industry Standard Architecture EISA - Extended Industry Standard Architecture MCA - Micro Channel Architecture VLB - VESA Local Bus (Video Electronic Standards Association) PCI - Peripheral Component Interconnect

16 Magistrale systemowe - MCA i VLB 16/24
MCA- wymyślona przez IBM na potrzeby PS/2; po 32 linie danych i adresów; ukierunkowana na wielozadaniowe S.O. i procesory 386/86; do 16 mikroprocesorów na kartach rozszerzeń; kanały DMA 32-bitowe; rozbudowana pamięć konfiguracji; karty rozszerzeń mają identyfikatory; konfigurowanie kart tylko programowe; karty mogą być programowo włączane i wyłączane; szybkość transmisji do 20MB/s. VLB - 32-bitowa magistrala lokalna dedykowana dla sterowników dysków i kart wideo; oparta na magistrali lokalnej procesorów 386/486; złącze VLB umieszczane na przedłużeniu gniazda ISA; szybkość transmisji do 120MB/s.

17 Magistrale systemowe - ISA 17/24
tył obudowy B1 A1   B10 A10 B20 A20 B31 A31 GND RESET +5V IRQ2 -5V DRQ2 -12V /0WS +12V /SMEMW /SMEMR /IOW /IOR /DACK3 DRQ3 /DACK1 DRQ1 /REF CLK IRQ7 IRQ6 IRQ5 IRQ4 IRQ3 /DACK2 T/C ALE OSC /IOCHK D7 D6 D5 D4 D3 D2 D1 D0 IOCHRDY AEN A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 szybkość transmisji do 10MB/s D1 C1   D10 C10 D18 C18 /MEMCS16 /IOCS16 IRQ10 IRQ11 IRQ12 IRQ15 IRQ14 /DACK0 DRQ0 /DACK5 DRQ5 /DACK6 DRQ6 /DACK7 DRQ7 Vcc /MASTER GND SBHE LA23 LA22 LA21 LA20 LA19 LA18 LA17 /MEMR /MEMW SD08 SD09 SD10 SD11 SD12 SD13 SD14 SD15

18 Magistrale systemowe - EISA 18/24
EISA (Extended Industry Standard Architecture) Cechy odróżniające od ISA: po 32 linie adresów i danych; dodano w sumie 90 nowych sygnałów do ISA; umożliwia pełne wykorzystanie 32-bitowych procesorów; zachowuje zgodność elektryczną i mechaniczną z ISA; dopuszcza wieloprocesorowość z hierarchiczno-priorytetowym dostępem do wspólnych zasobów, dodatkowe procesory na kartach rozszerzeń; zwiększone możliwości DMA: bloki do 4GB (w ISA do 64/128kB); 7 kanałów 8/16/32-bitowych (automatycznie dobierana “szerokość kanału”); rotacyjny zamiast stałego system przydziału kanałów urządzeniom;

19 Magistrale systemowe - EISA 19/24
Cechy odróżniające EISA od ISA, c.d.: przerwania zgłaszane poziomem a nie zboczem jak w ISA, co jest bardziej odporne na zakłócenia; 4kB pamięci konfiguracji (dane płyty głównej i zainstalowanych kart); konfigurowanie kart wyłącznie programowe; rozbudowany kontroler magistrali, realizujący między innymi tryb burst, łamanie i składanie bajtów przy dostępie do obiektów 8- i 16-bitowych, rozróżniający cykle ISA i EISA; szybkość transmisji do 33MB/s. Zastosowania: przemysłowe systemy mikrokomputerowe;

20 Magistrale systemowe - PCI 20/24
Opracowana przez Intela jako odmiana 32-bitowej magistrali lokalnej, niezależnej od typu procesora. Umożliwia budowę bardzo dużych systemów: do 256 magistral PCI w jednym systemie; każda z magistral może obsługiwać do 32 urządzeń; każde urządzenie może spełniać do 8 funkcji. Typowe płyty główne mają 1 magistralę PCI obsługującą do 10 urządzeń. Częstotliwość pracy: 33MHz (66MHz)  szybkość transmisji 132MB/s (264MB/s). 64-bitowe rozszerzenie ma dwukrotnie większą szybkość transmisji.

21 Magistrale systemowe - PCI 21/24
Typowa konfiguracja PCI w komputerze typu PC karty rozszerzeń mag. ISA EISA MCA SCSI P cache sterownik PAO sterownik PCI- -arbiter RAM k.dźwiękowa k.grafiki k.wideo k.sieciowa k.HDC/FDC interfejs magistrali zewnętrznej urządzenia PCI

22 Magistrale systemowe - PCI 22/24
Pamięć konfiguracji PCI Każde z urządzeń ma 256B pamięci konfiguracji, które zawierają: 64B nagłówka o standardowym formacie: Nagłówek zawiera między innymi dane: identyfikatory producenta i urządzenia, rejestr komend, rejestr stanu, numer wersji urządzenia, kod klasy urządzenia, rozmiar linii pamięci cache, minimalny czas transmisji, itd. 192B specyficznych danych danego urządzenia. Konfigurowanie magistrali i urządzeń PCI jest automatyczne/programowe.

23 Magistrale systemowe - PCI 23/24
Są dwa typy urządzeń dołączanych do PCI: inicjatory (I), mogące przejmować sterowanie magistralą; slave-y (S), tylko reagują na żądania transmisji (nadają/odbierają). Możliwe są dwa warianty komunikacji: I  I oraz I  S. Spotyka się 4 warianty gniazd magistrali PCI, zależnie od szerokości szyny danych i napięcia zasilającego: tył obudowy 3,3V V 32b 64b podstawowe 120 styków 64 styków rozszerzenia

24 Magistrale systemowe - PCI 24/24
Przerwania na PCI Magistrala udostępnia tylko 4 kanały przerwań, ale mogą one być współużywalne przez większą liczbę urządzeń. Arbiter magistrali PCI zawiera układ programowalnego routera przerwań (PRP) sprzętowych. PRP 8259A slave master IRQ8 IRQ15 IRQ0 IRQ7 INTA INTB INTC INTD urz. X Y Z