Pudełko Urządzenia Techniki Komputerowej

Prezentacja na temat: "Pudełko Urządzenia Techniki Komputerowej"— Zapis prezentacji:

1 M@rek Pudełko Urządzenia Techniki Komputerowej
Układy sekwencyjne Pudełko Urządzenia Techniki Komputerowej

2 Podział układów logicznych
Układy Logiczne Układy kombinacyjne Stan wyjściowy zależy tylko i wyłącznie od stanów wejściowych Układy sekwencyjne Stan wyjściowy zależy zarówno od stanów wejściowych jak i poprzednich stanów wyjściowych

3 Układy sekwencyjne Układy sekwencyjne to układy, których stan wyjściowy zależy zarówno od bieżących stanów wejściowych jak i poprzednich stanów wyjściowych. Układy sekwencyjne to układy kombinacyjne z elementami pamięciowymi.

4 Podział układów sekwencyjnych
Układy sekwencyjne Układy asynchroniczne układ dla którego w dowolnym momencie stan wejść oddziałuje na stan wyjść Układy synchroniczne układ dla którego stan wejść wpływa na stan wyjścia jedynie w określonych odcinkach czasu 4

5 Układy asynchroniczne
Układ asynchroniczny zmienia swój stan wyjść bezpośrednio po zmianie stanu wejść.

6 Praca układu synchronicznego
W układzie synchronicznym wejście oddziałuje na wyjście wyłącznie w wybranych odcinkach czasu pracy. Czas czynny – czas gdy istnieje możliwość wpływu na stan układu Czas martwy – czas gdy stan układu pozostaje niewrażliwy na zmiany Odcinki czasu czynnego i martwego wyznaczane są przez podanie specjalnego przebiegu zwanego przebiegiem zegarowym (taktującym) na wejście zegarowe (taktujące).

7 Taktowanie układu Czas czynny Czas czynny Czas martwy Czas martwy

8 Wejście informacyjne układu
Układ sekwencyjny Wejście informacyjne układu X Y Wyjście układu Wejście zegarowe Wejście zegarowe Wejście Wyjście Blokada układu 1 Praca układu

9 Przerzutniki

10 Przerzutnik Przerzutnik to element sekwencyjny zapamiętujący jeden bit informacji. Stanowi najprostszy element pamięciowy. Przerzutnik ma co najmniej dwa wejścia i z reguły dwa wyjścia.

11 Wejścia przerzutnika Wejścia mogą być:
Informacyjne, Programujące, Zegarowe CK (ang. Clock), zwane inaczej synchronizującymi albo wyzwalającymi, Wejścia programujące są zawsze wejściami asynchronicznymi (niezależne od sygnału zegarowego). Jeśli przerzutnik ma wejście synchronizujące jest nazywany przerzutnikiem synchronicznym, jeśli nie ma asynchronicznym. Przerzutnik synchroniczny reaguje na stan wejścia informacyjnego tylko dla sygnału zegarowego.

12 Wejścia przerzutnika Wejścia przerzutnika Ustawiające Zerujące
S (Set) lub P (Preset) Wprowadza nową wartość sygnału do układu Zerujące R (Reset) lub C(Clear) Kasuje aktualny stan na wyjściu

13 Opis działania przerzutnika
Działanie przerzutników najczęściej opisuje się za pomocą tablicy stanów. Zawiera ona stany na wejściach informacyjnych układu oraz odpowiadające im stany na wyjściu(ach) układu. Wyjścia przerzutników oznaczane są zazwyczaj symbolami Q i ~Q . W tablicy stanów zazwyczaj prezentuje się stan wyjścia Q pomijając wyjście ~Q ,które jest jego negacją.

14 Schemat przerzutnika Wejście informacyjne (zerujące) R Q
Wyjście układu CLK Wejście zegarowe Wejście programujące (ustawiające) Zanegowane wyjście układu S Q

15 Rodzaje przerzutników
Przerzutniki Asynchroniczne Synchroniczne Przerzutnik RS synchroniczny Przerzutnik RS asynchroniczny Przerzutnik D Przerzutnik T Przerzutnik JK Przerzutnik JK - MS

16 Asynchroniczny przerzutnik RS
Qn-1 Qn 1 X Qn=Qn Qn-1 stan poprzedni Qn stan aktualny Qn stan zanegowany X stan dowolny N stan niedozwolony

17 Asynchroniczny przerzutnik RS
Składa się z dwóch połączonych ze sobą bramek NAND lub NOR. Ma dwa wejścia informacyjne/programujące R i S oraz dwa wyjścia Q i Q’ . Wyjścia Q i Q’ mają przeciwne wartości. Jeżeli na wejściach mamy 2 zera – układ działa jak pamięć – zachowuje poprzedni stan. Gdy wejścia są różnowartościowe, na wyjściu Q mamy stan z S, a na stan Q’ z R. Gdy na wejściu są dwie jedynki, przerzutnik wchodzi w stan niedozwolony – na Q i Q’ mamy te same wartości. R S Qn Qn-1 1 N

18 Synchroniczny przerzutnik RS
clk Qn-1 RS 0 0 0 1 1 0 1 1 N 1 Qn-1 stan poprzedni Qn stan aktualny X stan dowolny N stan niedozwolony Podkreślono stany stabilne tzn. takie dla których Qn= Qn-1

19 Synchroniczny przerzutnik RS
Składa się z dwóch połączonych ze sobą bramek NAND lub NOR, które realizują funkcję pamięci. Ma również dwie dodatkowe bramki przygotowawcze na wejściu układu. Jeżeli wejście zegarowe jest niewłączone, układ pracuje jak asynchroniczny przerzutnik RS. Jeżeli wejście zegarowe jest włączone, przerzutnik zapamiętuje stan poprzedni. Gdy na wejściu są dwa zera, przerzutnik wchodzi w stan niedozwolony – na Q i Q’ mamy te same wartości. clk R S 0 0 0 1 1 0 1 1 N 1 Qn-1

20 Przerzutnik D clk D Qn+1 Qn 1 Qn+1 stan w następnym kroku
Qn 1 Qn+1 stan w następnym kroku Qn stan aktualny X stan dowolny

21 Przerzutnik D Przerzutnik D jest nazywany zatrzaskiem (latch).
Jeżeli wejście zegarowe jest niewłączone, aktualny stan układu zostaje przesłany na wyjście w następnym takcie zegarowym. Przerzutnik D działa więc jak pamięć (lub linia opóźniająca). Jeżeli wejście zegarowe jest włączone, przerzutnik zapamiętuje stan poprzedni. Przerzutnik D nie ma stanu zabronionego – osiągnięto taką sytuację łącząc jedno z wejść bramką NOT.

22 Przerzutnik JK J K Qn+1 Qn 1 Qn+1 stan w następnym kroku
Qn 1 Qn+1 stan w następnym kroku Qn stan aktualny

23 Przerzutnik JK Przerzutnik JK ma dwa wejścia.
W przeciwieństwie do RS nie ma stanu zabronionego. Osiągnięto to poprzez dodatkowe połączenie wyjścia z wejściem. Przy wejściach różnowartościowych w następnym kroku mamy stan z wejścia J. Przy podaniu dwóch zer mamy zapamiętanie sygnału. Przy podaniu dwóch jedynek wyjście zmienia stan na przeciwny (negacja).

24 Przerzutnik T Clk T Qn+1 Qn 1 Qn+1 stan w następnym kroku
Qn 1 Qn+1 stan w następnym kroku Qn stan aktualny

25 Przerzutnik T Przerzutnik T ma jedno wejście.
Po podaniu zera na wejście T przerzutnik zapamiętuje poprzedni stan. Po podaniu jedynki na wejście T przerzutnik zmienia stan na przeciwny dla każdego cyklu sygnału zegarowego. T Qn+1 Qn 1

26 Rejestry

27 Rejestr Rejestr to układ cyfrowy do krótko terminowego przechowywania niewielkich ilości danych lub do zmiany ich postaci z równoległej na szeregową albo odwrotnie.

28 Podział rejestrów Wejście równoległe (Parallel In) PIPO PISO
Wyjście równoległe (Parallel Out) Wyjście szeregowe (Serial Out) SIPO SISO Wejście szeregowe (Serial In)

29 Wejście równoległe Wejściem równoległym nazywamy wejście umożliwiające wprowadzenie do układu cyfrowego wszystkich bitów słowa w jednym takcie zegarowym. Ilość zacisków wejściowych musi być równa ilości bitów wprowadzanych w słowie. Jeżeli wprowadzamy, wyprowadzamy lub przesyłamy wszystkie bity słowa w jednym takcie zegarowym, to taką informację nazywamy równoległą.

30 Rejestr równoległy

31 Wejście szeregowe Wejściem szeregowym nazywamy wejście umożliwiające wprowadzanie do układu bit po bicie. Ilość potrzebnych taktów zegara jest równa ilości bitów słowa. Jeżeli wprowadzamy, wyprowadzamy lub przesyłamy bit po bicie na jeden takt zegarowym to taką informację nazywamy szeregową.

32 Rejestr szeregowy

33 Liczniki

34 Liczniki Liczniki to rejestr umożliwiający zliczanie impulsów.
Praktyczna realizacja polega na połączeniu ze sobą kaskady przerzutników D lub JK. Przerzutniki mogą być dzielnikami częstotliwości przez 2. Połączenie n takich jednostek elementarnych daje licznik zliczający w kodzie dwójkowym o pojemności 2n.

35 Działanie licznika Na wejściu zliczającym licznika pojawia się zakodowana liczba impulsów następnie zliczona przez licznik. Podstawowymi parametrami licznika: pojemność Pojemność określa maksymalną ilość impulsów którą może zliczyć licznik. Po jej przekroczeniu licznik zaczyna zliczanie impulsów od początku kod w którym jest podawana ilość zliczanych impulsów.

36 Licznik D