Programowalny układ we/wy równoległego.

Wyprowadzenia układu

Przeznaczenie wyprowadzeń PA, PB, PC- 8-bitowe porty we/wy /CS- chip select: aktywacja układu /RD- read: odczyt /WR- write: zapis RESET- zerowanie układu D0... D7- szyna danych A0, A1- szyna adresowa

8-bitowe porty PA i PB mogą być ustawione jako wejścia bądź wyjścia, natomiast port PC podzielony jest na dwie 4-bitowe części, które można oddzielnie programować jako wejście lub jako wyjście. Sygnał RESET zeruje wszystkie rejestry układu oraz porty i ustawia je jako wyjścia. Przeznaczenie portów

Sterowanie układu 8255

Schemat wewnętrzny

Mod 0 - Każdy z portów może pracować jako we lub wy proste. Mod 1 - PA, PB: we lub wy z potwierdzeniem; PC: port sterujący. Mod 2 - PA: transmisja dwukierunkowa z potwierdzeniem. PB: tryb 0 lub 1. PC: port sterujący Tryby pracy

Słowo programujące

Jest on przeznaczony do realizacji bezwarunkowych operacji wejścia/wyjścia. dwa porty 8-bitowe i dwa porty 4-bitowe mozliwość zaprogramowania każdego portu jako wejścia lub jako wyjścia wyjścia z rejestrami zatrzaskowymi wejścia bez rejestrów zatrzaskowych Mod 0

PA i PB pracują jako wejścia PC7we/wy proste PC6 PC5IBF Ainput buffer full PC4INTE A, /STB Ainterrup enable, strobe PC3INTR Ainterrupt PC2INTE B, /STB Binterrupt enable, strobe PC1IBF Binput buffer full PC0INTR Binterrupt Mod 1

Jest on przeznaczony do realizacji operacji wejścia/wyjścia z przerwaniem, tylko poprzez port A - przy dwóch kierunkach przesyłu danych. Umożliwia on wymian´ danych z elementem zewnętrznym za pomocà jednej, 8-bitowej magistrali danych. Potrzebne do tego celu sygnalny są również wyprowadzane przez port C. jedna grupa końcówek składająca się z dwukierunkowego portu A oraz z pięciu bitów portu C możliwość zaprogramowania portu A jako wejścia i wyjścia równocześnie, przy czym zarówno wejście jak i wyjście maja rejestry zatrzaskowe możliwość zaprogramowania jako wejścia lub jako wyjścia tych linii portu C, które nie służą do przekazywania sygnałów sterujących Mod 2

PC7/OBF Aoutput buffer full PC6INTE A, /ACK Ainterrup enable, acknowledge PC5we/wy proste PC4we/wy proste PC3INTR Ainterrupt PC2INTE B, /ACK Binterrupt enable, acknowledge PC1/OBF Boutput buffer full PC0INTR Binterrupt Znaczenie bitów portu C w modzie 1

PC7/OBFoutput buffer full wy PC6INTE, /ACKinterrup enable / acknowledgewe PC5IBFinput buffer fullwy PC4INTE, /STBinterrup enable / strobewe PC3INTRinterrupt dla we i wy PC2tryb 0 PB: we/wy proste PC1tryb 1 PB: jak w trybie 1 dla PB PC0 Znaczenie bitów portu C w modzie 2

/OBF jest ustawiany przez narastające zbocze /WR i zerowany przez /ACK IBF jest ustawiany przez /STB i zerowany przez narastające zbocze /RD /ACK jest sygnałem potwierdzającym przyjęcie danych przez element zewnętrzny /STB jest sygnałem wpisującym dane do bufora wejściowego INTE jest sygnałem umożliwiającym generację sygnału INT jest zmieniany przez ustawianie i zerowanie odpowiedniego bitu PC poprzez rejestr sterujący INT dla we: ustawiany, gdy /STB, IBF i INTE są aktywne; zerowany przez opadające zbocze /RD dla wy: ustawiany, gdy /ACK, OBF i INTE są aktywne; zerowany przez opadające zbocze /WR We/wy z potwierdzeniem