Programowalny układ we-wy szeregowego 8251

Slides:



Advertisements
Podobne prezentacje
Watchdog Paweł Trojanowski
Advertisements

Taktowanie mikroprocesorów Jednostka sterująca mikroprocesora jest układem sekwencyjnym synchronicznym, czyli wymagającym sygnału taktującego (zegarowego).
Zerowanie mikroprocesorów Cel: wprowadzenie mikroprocesora w określony stan początkowy Zwykle realizowany poprzez: inicjalizację licznika rozkazów (PC)
REALIZACJA REGULATORA PID W UKŁADZIE FPGA
Transmisja danych pc<=>cnc
System interfejsu RS – 232C
Automaty asynchroniczne
dr A Kwiatkowska Instytut Informatyki
Liczniki.
Rejestry, liczniki i sumatory.
PRZERZUTNIKI W aktualnie produkowanych przerzutnikach scalonych TTL wyróżnia się dwa podstawowe rodzaje wejść informacyjnych: - wejścia asynchroniczne,
Lista rozkazów Działanie mikroprocesora jest kontrolowane poprzez rozkazy (instrukcje). Dla każdego typu mikroprocesora istnieje specyficzny zbiór rozkazów,
Architektura szynowa systemu mikroprocesorowego szyna danych szyna sterująca szyna adresowa µP szyna danych szyna adresowa D7,..., D1, D0 A15,..., A1,
Wykład 3: Zasady Działania Protokołów Telekomunikacyjnych
Wykład 9 Dedykowane procesory DSP oraz mikrokontrolery z jednostką DSP
Magistrale.
Podstawowe składniki funkcjonalne procesora i ich rola.
by Ernest Jamro Katedra Elektroniki, AGH Kraków
by Ernest Jamro Katedra Elektroniki, AGH Kraków
Programowalne Układy Cyfrowe Ernest Jamro, Paweł Russek C3 p
Wykład nr 2: Struktura systemu komputerowego a system operacyjny
Magistrala & mostki PN/PD
Komputer, procesor, rozkaz.
I T P W ZPT PRUS 2007 Krzysztof Jasiński 1 PRUS - Projektowanie Programowalnych Układów Scalonych Krzysztof Jasiński
I T P W ZPT 2009 PRUSn_W2 Krzysztof Jasiński 1 PRUS - Projektowanie Programowalnych Układów Scalonych Krzysztof Jasiński
Interfejs IEEE 488 Funkcja kontroli..
RS232 Protokół (Recomended Standard) transmisji szeregowej opracowany w latach 60 przez EIA (Electronic Industries Association)
1-Wire® Standard 1-Wire®, zwany też czasami siecią MicroLAN, oznacza technologię zaprojektowaną i rozwijaną przez firmę Dallas Semiconductor polegającą.
Komputerowe wspomaganie skanera ultradźwiękowego
Komputerowe wspomaganie skanera ultradźwiękowego Zbigniew Ragin Bolesław Wróblewski Wojciech Znaniecki.
Zastosowanie do sterowania obiektami
PRACA W DOMENIE Różnice użytkowe między pracą w domenie i grupie roboczej. 1. Ekran logowania. - wciśnięcie klawiszy [Ctrl+Alt+Delete], a następnie podanie.
Prostowniki – animacja Zespół Szkół Samochodowych Nr 2
Architektura komputerów
przykładowy 8-bitowy mikroprocesor uniwersalny CISC
Przerzutniki.
MCS51 - wykład 2.
Programowalny układ we/wy równoległego.. Wyprowadzenia układu.
Architektura komputerów
MCS51 - wykład 6.
Architektura komputerów
Interfejs Technologie informacyjne – laboratorium Irmina Kwiatkowska
Układy rejestrów cyfrowych
MCS51 - wykład 4.
Magistrale szeregowe.
Budowa i rodzaje procesorów.
Mikroprocesory.
Mikroprocesory mgr inż. Sylwia Glińska.
Problematyka wykładu Podział rejestrów i liczników
Warstwa łącza danych.
Komunikacja mikrokontrolerów ze światem zewnętrznym
OPB - On-chip Peripherial Bus AXI – Advance eXtensible Interface
Wykład 3 Praca systemu komputerowego
Pudełko Urządzenia Techniki Komputerowej
Systemy telekomunikacji optycznej
WYKŁAD 3 Temat: Arytmetyka binarna 1. Arytmetyka binarna 1.1. Nadmiar
Klawiatura i mysz.
Przerzutniki bistabilne
Procesor, pamięć, przerwania, WE/WY, …
Pamięć DRAM.
Struktura wewnętrzna mikrokontrolera zamkniętego
Pamięć SRAM.
Przerwania timera i przerwania zewnętrzne
TEMAT: Zapoznanie się z funkcja LICZNIKA w sterowniku Twido
Protokoły i interfejsy cyfrowe
Nowe rozwiązania sieci miejscowych - sieć LIN
Interfejsy synchroniczne
Mikrokontrolery System przerwań
TEMAT: Zapoznanie się z funkcja LICZNIKA w sterowniku Twido
Zapis prezentacji:

Programowalny układ we-wy szeregowego 8251

Opis wyprowadzeń 8251 * D0-D7: magistrala wykorzystywana do przesyłu danych, słów sterujących, zawartości rejestru stanu * #RD: sygnał odczytu (aktywne poziomem L) * #WR : sygnał zapisu (aktywne poziomem L) * C/#D : interpretacja zawartości magistrali D0-D7 0 - przesył danych 1 - przesył słów sterujących lub odczyt rejestru stanu * #CS: chip select (aktywne poziomem L) * RST: reset * CLK: sygnał zegarowy (clock) * DTR: gotowość układu do pracy, zapisanie stanu aktywnego '0' do rejestru sterującego (aktywne poziomem L) * DSR: gotowość do wysłania danych( odp. na DTR), testowanie słowa stanu (aktywne poziomem L) * RTS: żądanie rozpoczęcia transmisji (aktywne poziomem L) * CTS: potwierdzenia rozpoczęcia transmisji (aktywne poziomem L) * TxD: wyjście danych szeregowych * TxC: zegar nadawczy * TxE: sygnał pustego bufora nadajnika * TxRDY: sygnał gotowości nadajnika(informacja przepisywana z rej. bufora do rej. nadajnika) * RxD: wejście danych szeregowych * RxC: zegar odbiorczy * RxRDY: sygnał gotowości odbiornika (informacja przepisywana z rej. odbiornika do rej. buforowego) * SYNDET/BREAKDETECTED: sygnał synchronizacji transmisji synchr./asynchr.

Budowa wewnętrzna * rejestr buforowy nadajnika PIPO * rejestr przesuwny nadajnika PISO * rejestr buforowy odbiornika PIPO * rejestr przesuwny odbiornika SIPO * rejestr stanu * rejestr sterujący * rejestr służący do synchronizacji

Działanie Informacja przeznaczona do wysłania zapisywana jest do rejestru buforowego nadajnika, stamtąd przepisywana jest do rejestru nadajnika (generowany jest sygnał TxRDY) i wysyłana. Jeśli nadajnik jest pusty generowany jest sygnał TxE. Informacja odebrana przez układ zapisywana jest do rejestru przesuwnego odbiornika a następnie do rejestru buforowego(RxRDY) skąd może został odczytana przez jednostkę centralną.

Tryby pracy 1. Transmisja asynchroniczna * częstotliwość zegara moźe być k razy większa od częstotliwości nadawania ( k= {1,16,64}) * długość znaku : 5-8 bitów * długość bitu stopu :1T , 1,5T, 2T (T - czas trwania bitu) * możliwość kontroli poprawności transmisji (bit parzystości /nieparzystości) * synchronizacja: wykrywanie przerwy w nadawaniu 2. Transmisja synchroniczna * częstotliwość zegara może być k razy większa od częstotliwości nadawania ( k= {1,16,64}) * ilość znaków synchronizacji : 1 lub 2 * synchronizacja: zewnętrzna (SYNDET traktowany jako wejście): - wewnętrzna (SYNDET traktowany jako wyjście, SYNC - znak synchronizacji):

Błędy transmisji * Parzystości / nieparzystości (transmisja asynch. i synch.) * Przepełnienia (transmisja asynch. i synch.) - przed odczytaniem znaku został załadowany inny * bitu stopu (transmisja asynch.) - w miejscu bitu stopu (stan wysoki) jest stan niski Wystąpienie błędu nie przerywa transmisji. Przed przesłaniem słowa trybu układ musi być wyzerowany zewnętrznie (reset) lub wewnętrznie (odpowiednia deklaracja w słowie Control). Formaty słów sterujących dla dwóch rodzajów transmisj podano poniżej.

Słowo sterujące dla transmisji asynchronicznej * D1 D0 wybór szybkości transmisji 00 - zarezerwowane dla tr. synchronicznej 01 - k = 1 10 - k = 16 11 - k = 64 * D3 D2 - długość słowa 00 - 5 bitów 01 - 6 bitów 10 - 7 bitów 11 - 8 bitów * D4 - zezwolenie na kontrole parzystości/nieparzystości 0 - kontrola poprawności 1 - nie ma zezwolenia na kontrole * D5 - rodzaj kontroli 0 - bit nieparzystości 1 - bit parzystości * D6 D7 - długość bitu stopu 00 - zabronione 01 - 1 T 10 - 1,5T 11 - 2T

Słowo sterujące dla transmisji synchronicznej * D1 D0 - 00 * D3 D2 - długość słowa 00 - 5 bitów 01 - 6 bitów 10 - 7 bitów 11 - 8 bitów * D4 - zezwolenie na kontrole parzystości/nieparzystości 0 - kontrola poprawności 1 - nie ma zezwolenia na kontrole * D5 - rodzaj kontroli 0 - bit nieparzystości 1 - bit parzystości * D6 - rodzaj synchronizacji 0 - SYNDET jako wy - synchronizacja wewnętrzna 1 - SYNDET jako we - synchronizacja zewnętrzna * D7 - ilość znaków synchronizujących 0 - pojedynczy znak 1 - dwa znaki

Słowo sterujące CONTROL D0 - TXEM 1 - odblokowanie nadajnika * D1 - DTR 1 - wymusza zmianę na wyjściu DTR (1 - 0) * D2 - RXEN 1 - odblokowanie odbiornika * D3 - SBRK 1 - wymusza stan niski na linii TxD * D4 - ER 1 - zerowanie błędów PE,OE,FE w rejestrze stanu * D5 - RTS 1 - wymusza zmianę na wyprowadzeniu RTS (1 - 0) * D6 -IR 1 - wymusza zerowanie * D7 - EH 1 - synchronizacja wewnętrzna (dotyczy transmisji synchronicznej)