Układy i systemy mikroprocesorowe

Slides:



Advertisements
Podobne prezentacje
Watchdog Paweł Trojanowski
Advertisements

Zerowanie mikroprocesorów Cel: wprowadzenie mikroprocesora w określony stan początkowy Zwykle realizowany poprzez: inicjalizację licznika rozkazów (PC)
Architektura jednostki centralnej RD MBR MAR IRPC +1 WR jednostka sterująca ALU A F Adres Dane Rejestry: MAR – (Memory Address Register) rejestr adresowy.
Co to jest BIOS ? Piotr Pierzchalski kl. III B.
System graficzny komputera
Mechanizmy pracy równoległej
1 Dzisiejszy wykład Wzorce funkcji Wzorce klas Tablica asocjacyjna Składowe statyczne.
Dziel – Rządź - Złącz.
Architektura szynowa systemu mikroprocesorowego szyna danych szyna sterująca szyna adresowa µP szyna danych szyna adresowa D7,..., D1, D0 A15,..., A1,
Wykład 9 Dedykowane procesory DSP oraz mikrokontrolery z jednostką DSP
Wykład 5 Przerwania w systemie SAB80C537 dr inż. Andrzej Przybył
Wykład 4 Przetwornik Analogowo-Cyfrowy
Magistrale.
Podstawowe składniki funkcjonalne procesora i ich rola.
Metody numeryczne Copyright, 2004 © Jerzy R. Nawrocki Wprowadzenie do informatyki.
Wykład nr 2: Struktura systemu komputerowego a system operacyjny
Komputer, procesor, rozkaz.
Temat nr 10: System przerwań
I T P W ZPT 2009 PRUSn_W2 Krzysztof Jasiński 1 PRUS - Projektowanie Programowalnych Układów Scalonych Krzysztof Jasiński
Wykład 1 z programowania mikrokontrolerów
Płyty główne Budowa.
Interfejs IEEE 488 Funkcja żądania obsługi. Struktura systemu raportowania stanu urządzenia.
Wieloprocesowy system operacyjny dla komputerów ATARI XL/XE
Interaktywny serwer WWW zrealizowany na platformie mikrokontrolera
Komputeryzacja pomiarów
Parametry przetwornika A/C
Efektywna transmisja plików za pomocą TCP Piotr Kasprzyk Instytut Informatyki Politechniki Śląskiej.
Zastosowanie do sterowania obiektami
Procesory jednoukładowe
Układy wejścia-wyjścia
Co to jest BIOS? Artur Młynarski.
ogólne pojęcia struktury
Architektura komputerów
Urządzenia zewnętrzne
przykładowy 8-bitowy mikroprocesor uniwersalny CISC
MCS51 - wykład 2.
MCS51 - wykład 5.
Mikroprocesor Z80 przerwania.
ogólne pojęcia struktury
Programowalny układ we/wy równoległego.. Wyprowadzenia układu.
MCS51 - wykład 6.
Mikrokontrolery PIC.
Przełączanie OSI warstwa 2
Wyświetlacze LED.
MCS51 - wykład 4.
Rodzina AVR wykład 4.
Płyta główna. Magistrale I/O
Zasada działania komputera
sortowanie na bazie – wykorzystanie sortowania ze zliczaniem
Przerwanie ang. interrupt.
Opracowanie radiomodemu i programu do transmisji danych
Komunikacja mikrokontrolerów ze światem zewnętrznym
Wykład 5 Przerwania – zagadnienia pokrewne
Wykład 3 Praca systemu komputerowego
Klawiatura i mysz.
Pamięć DRAM.
Struktura wewnętrzna mikrokontrolera zamkniętego
ATXMEGA128A4U 128 kB pamięci Flash Zasilanie 1.6V-3.6V Maksymalne taktowanie 32 MHz 34 Programowalne WE-WY System zdarzeń (Event System) 4 kanały DMA.
Rodzaje pamięci komputerowej
Przerwania timera i przerwania zewnętrzne
PWM, obsługa wyświetlacza graficznego
POLITECHNIKA POZNAŃSKA
POLITECHNIKA POZNAŃSKA WBMiZ Zakład Urządzeń Mechatronicznych STEROWNIKI URZĄDZEŃ MECHATRONICZNYCH
Grzegorz Cygan Wstęp do programowania mikrosterowników w języku C
Płyta główna. Magistrale I/O
Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska
POLITECHNIKA POZNAŃSKA
Wprowadzenie do MSP430G2553 i MPU6050
Mikrokontrolery System przerwań
Transmisja radiowa Arduino & nRF24L01P
Zapis prezentacji:

Układy i systemy mikroprocesorowe dr inż. Piotr Mróz

Struktura portu P1 2

Struktura portu P0 3

Multipleksowanie adresu i danych

Odczyt programu 5

Odczyt danych 6

Struktura portu P2 7

Struktura portu P3 8

Struktura portów P4P6 9

Struktura pamięci CODE XDATA IDATA DATA SFR BIT

Sposób połączenia pamięci RAM Jak na tablicy 11

SFR 8051 12

SFR 80C517A 13

Liczniki T0 i T1 14

Rejestr TCON 15

Rejestr TMOD 16

Tryb 0 17

Tryb 1 18

Tryb 2 19

Tryb 3 20

Pomiar częstotliwości zliczanie obliczanie tL INT0 T T=2*tL f=1/T 21

Pomiar częstotliwości f CP Q D Programowy licznik przerwań licznika tL INT0 T T=12/fOSC*(lPRZ*2n+lIMP) f=1/T 22

Licznik T2

Licznik PWM

Licznik watchdog

Bound rate generator 1 80C517A

Bound rate generator 2 80C517A

Układ przerwań 8051 28

Rejestry układu przerwań Interrupt Enable Register (IE) Interrupt Priority Register (IP)

Priorytet przerwań

Układ przerwań 80C517A

Układ przerwań 80C517A – cd.

Układ przerwań 80C517A – cd.

Konfigurowanie portu UART W celu ustawienia parametrów portu szeregowego należy ustawić: licznik T1, T2 lub specjalizowany (prędkość transmisji portu szeregowego) bity EA, ES i PS (układ przerwań procesora) rejestr SCON (układ transmisji szeregowej) Transmisja może być realizowana programowo lub sprzętowo

Tryby pracy portu UART

Rejestry portu UART SBUF Bufor danych wejściowych i wyjściowych SCON

Prędkość transmisji

Tablica prędkości transmisji

Obsług aportu UART Programowa – programowe sprawdzanie bitów RI i TI Sprzętowa – wykorzystanie przerwań procesora void obslRS () interrupt 4 using 1 { if (RI) RI=0; … // obsługa odbioru danych } else TI=0; … // obsługa wysyłania danych return;

KONIEC