Procesory PENTIUM

Pentium Pro™ optymalizacja pod kątem obsługi oprogramowania 32-bitowego oraz pracy w systemach wieloprocesorowych (serwery). implementacja rozwiązań procesorów RISC kompatybilności wstecz z poprzednimi procesorami duża liczba rejestrów roboczych

Schemat Pentium Pro™

Pentium Pro™ istnienie dwóch magistral komunikacji procesora z pamięciami pierwsza zapewnia komunikację z pamięcią zewnętrzną (pamięcią operacyjną komputera) oraz innymi urządzeniami zewnętrznymi i została później nazwana Frontside Bus i oznaczona skrótem FSB. druga zapewnia komunikację z cache L2 i nosiła później nazwę Backside Bus, w skrócie BSB. magistrale te mogą pracować równolegle (niezależnie) i dlatego istotnie przyspieszają pracę procesora rozwiązanie to zostało później nazwane Dual Independent Bus (niezależną podwójną magistralą) i oznaczane skrótem DIB.

Pentium Pro™ zastosowanie lokalnego zaawansowanego kontrolera przerwań (ang. APIC - Advanced Programmable Interrupt Controller) zapewnia on obsługę przerwań w systemach wieloprocesorowych, komunikując się z lokalnymi kontrolerami przerwań innych procesorów za pomocą dedykowanej,trójsygnałowej magistrali dynamiczna realizacja instrukcji

Pentium MMX do listy rozkazów dodano grupę ułatwiającą obsługę urządzeń multimedialnych - zestaw instrukcji MMX, realizujący rozkazy wykonujące równolegle tę samą operację na danych spakowanych - operacje typu SIMD (ang. Single Instruction Multiple Data). dwie 16-kilobajtowe wewnętrzne pamięci cache (jedna dla kodu programu i jedna dla danych), ulepszony układ przewidywania rozgałęzień, udoskonalona praca potokowa, praca potokowa w trybie MMX, możliwość wykonania do dwóch instrukcji na takt

Pentium II łączy w sobie rozwiązania rdzenia P6 zastosowane w Pentium Pro z technologią MMX mikroarchitektura dynamicznej realizacji instrukcji, dwie rozdzielone magistrale, osobna dla pamięci cache L2 i osobna magistrala zewnętrzna (Dual Independent Bus), zwiększona pojemność pamięci cache L1-2x16 kB, technologia MMX, udoskonalony system zarządzania poborem mocy zintegrowana 512-kilobajtowa pamięć cache L2, możliwość pracy w systemach dwuprocesorowych.

Celeron tania wersja procesora Pentium II obniżenie ceny osiągnięto usuwając z płytki procesora pamięć cache L2 lub w późniejszych wersjach ograniczając jego rozmiar do 128 kB, pozwoliło to rzeczywiście obniżyć cenę oraz zmniejszyć pobór mocy (procesor nie wymaga radiatora), lecz obniżyło szybkość jego działania, pozostałe rozwiązania architektury i możliwości są takie jak dla Pentium II.

Pentium III (maj 1999) architektura tego procesora jest 32-bitowa, rozszerzono zestaw rozkazów technologii MMX, rozszerzenie rozkazów typu SIMD na rozkazy zmiennoprzecinkowe, osiem nowych instrukcji buforowania danych, które są wykorzystywane przy realizacji kompresji wideo oraz obsłudze grafiki 3D, nowe rozkazy + wzrost wydajności obliczeniowej umożliwiły programową realizację kompresji MPEG-2 pełnoekranowego obrazu w czasie rzeczywistym.

Pentium IV Schemat blokowy

Pentium IV - architektura NetBurst jednostka wykonawcza Rapid Execution Engine,w jej skład wchodzą: dwie jednostki arytmetyczno-logiczne ALU oraz dwie jednostki adresowe AGU. układy te pracują z podwojoną częstotliwością zegara procesora. zmieniony podsystem pamięci cache - w której umieszczane są mikrooperacje zdekodowanych instrukcji (Execution Trace Cache). Pamięć ta może przechowywać około. 12 000 mikrooperacji. Ponadto zarówno pamięci cache L1, jak i L2 pracują z pełną szybkością zegaraprocesora.

Pentium IV - architektura NetBurst ulepszona architektura dynamicznej realizacji instrukcji oraz zmieniony 20 - stopniowy potok, rozszerzono zestaw instrukcji SIMD, które tworzą obecnie zestaw 144 instrukcji o nazwie SSE 2, a w nowszych wersjach procesora Pentium 4 realizujących technologię Hyper-Threading zestaw SSE 3, wykonujący także rozkazy SIMD dla instrukcji zmiennoprzecinkowych. magistrala adresowa Pentium 4 ma szerokość 36 bitów, co pozwala na zaadresowanie fizycznej pamięci o pojemności 64 GB.

Technologia Hyper-Threading angielski termin thread odpowiada polskiemu terminowi wątek, wątek jest wydzielonym fragmentem kodu, który może być wykonywany w dużej mierze niezależnieod pozostałych wykonywane wątki mogą należeć do jednej aplikacji (programu), wykonując różne podzadania, lub realizować różne programy. w systemie jednoprocesorowym z procesorem bez technologii HT może on realizować dwa wątki naprzemiennie, przy czym przełączanie pomiędzywątkami może wynikać bądź z upływu określonego odcinka czasu, bądź z wystąpieniaokreślonego zdarzenia

Technologia Hyper-Threading rzeczywista równoległa realizacja wątków możliwa jest w systemach wieloprocesorowych MPS (Multiprocessor System) lub zbliżony termin SMP (Symetric Multiprocessing) każdy z fizycznie obecnych procesorów może realizować osobny wątek.

Technologia Hyper-Threading procesor, w którym zastosowano technologię HT, umożliwia realizację dwóch lub więcej wątków naprzemiennie przez wspólne układy wykonawcze procesora, przy czym każdy z wątków dysponuje własnym zestawem zasobów, takich jak rejestry ogólnego przeznaczenia, segmentowe, sterujące czy kontrolery przerwań (APIC - Advanced Progammable Iterrupt Controller). inaczej mówiąc, w obrębie jednego fizycznego procesora tworzone są dwa (lub więcej) procesory logiczne z określonymi zasobami, korzystające z wspólnych układów wykonawczych.

Technologia Hyper-Threading

Procesory dwurdzeniowe moc obliczeniowa procesora i szybkość jego działania może być zwiększana przez zwiększanie częstotliwości zegara taktującego operacje procesora, sposób ten ma jednak ograniczenia wynikające z praw fizyki i zasad funkcjonowania układów elektronicznych i nie może być prowadzony w nieskończoność, częstotliwości taktowania współczesnych procesorów zbliżają się do wartości granicznych, rozwiązanie - równoległe wykonywanie operacji powodujące przyspieszenie przetwarzania informacji przez jednoczesne jej przetwarzanie przez dwa lub więcej układów.

Procesory dwurdzeniowe technikę tę wykorzystuje się w konstrukcji architektury procesorów rodziny IA 32 i nazywa się technologią wielordzeniową (ang. Multi-Core Technology) procesory, w których ją zastosowano: Pentium 4 Extreme Edition, Pentium D Pentium M z architekturą Intel Core™ Duo.

Procesory dwurdzeniowe

Centrino Mobile Technology w celu zmniejszenia poboru energii dla komputerów mobilnych firma Intel - wprowadziła rozwiązanie będące połączeniem współpracy trzech elementów: procesora, chipsetu, bezprzewodowej karty sieciowej (ang. Wirełess LAN). współpraca tych elementów jest optymalizowanapod kątem zmniejszenia zużycia energii i nosi właśnie nazw technologii mobilnej Centrino - Centrino Mobile Technology. po raz pierwszy zastosowana dla procesora Pentium M w połączeniu z chipsetem Intel® 855, nosiła nazwę kodową Carmel w roku 2006 opracowano trzecią generację Centrino o nazwie Napa, używającą procesorów Intel Core o kodowej nazwie Yonah, w wersjach Intel Core Solo lub Intel Core Duo i chipsetu Intel Mobile 945 Express. Od tego momentu zaczęto używać terminu Centrino Duo.

Procesor Itanium pierwszy 64-bitowy procesor rodziny x86, realizacji instrukcji VLIW (Very Long Instruction Word )- polega na łączeniu (wewnątrz procesora) kodów instrukcji w długie słowa („paczki") zawierające kody trzech instrukcji (41 bitów każdy), do tak powstałego słowa dodano 5-bitowe pole szablonu określającego typ i sposób wykonania rozkazu oraz czy instrukcje następnej paczki mogą być wykonywane równolegle z paczką bieżącą - rozwiązanie to umożliwia znacznie szybszy przydział układów wykonawczych realizujących poszczególne operacje i nosi skrótową nazwę EPIC ( Explicitly Parallel lnstruction Computing), bardzo duża liczba rejestrów roboczych, które tworzą stos rejestrów; duża liczba jednostek wykonawczych oraz ulepszona technika spekulatywnej realizacji rozkazów, duża liczba pamięci cache ulepszona architektura jednostek zmiennoprzecinkowych,

Procesor Itanium

Procesor Itanium ostatnia wersja Itanium - Itanium 2, ma zwiększoną liczbę jednostek wykonawczych do 21 zwiększono też liczbę portów układu rozdzielającego do jedenastu. Itanium 2 ma 50-bitową magistralę adresową pozwalającą zaadresować 1 PB. Jednostki: TB Terrabyte 1024 GB, PB Pettabyte 1024 TB, EB Exabyte 1024 PB, ZB Zettabyte 1024 EB, YB Yottabyte 1024 ZB,