ARCHITEKTURA KOMPUTERÓW definicja komputera PROCESOR PAMIĘĆ OPERACYJNA URZĄDZENIA ZEWNĘTRZNE.

Slides:



Advertisements
Podobne prezentacje
Tryby adresowania Prawie każda operacja wykonywana przez mikroprocesor wykonywana jest na pewnych argumentach (lub argumencie). Sposoby wskazywania argumentów.
Advertisements

Architektura jednostki centralnej RD MBR MAR IRPC +1 WR jednostka sterująca ALU A F Adres Dane Rejestry: MAR – (Memory Address Register) rejestr adresowy.
Programowanie w PMC.
Wprowadzenie do informatyki Wykład 6
Wykonał : Marcin Sparniuk
SYSTEMY OPERACYJNE ·       SO : zestaw programów zarządzających zasobami komputera i wspomagających jego użytkowanie zarządzanie zasobami.
PROGRAMOWANIE STRUKTURALNE
CPU.
Lista rozkazów Działanie mikroprocesora jest kontrolowane poprzez rozkazy (instrukcje). Dla każdego typu mikroprocesora istnieje specyficzny zbiór rozkazów,
Architektura szynowa systemu mikroprocesorowego szyna danych szyna sterująca szyna adresowa µP szyna danych szyna adresowa D7,..., D1, D0 A15,..., A1,
Przykład - Debugger Język pewnego procesora zawiera następujące instrukcje: MOV l, r l:=r ADD l, r l := l + r SUB l, r l := l - r JMP instr skok.
Podstawowe składniki funkcjonalne procesora i ich rola.
ARCHITEKTURA KOMPUTERÓW
Alokacja pamięci struct Test {char c; int n; double x; } st1; st1 cnxcnx
Rozmieszczanie zadań czasu rzeczywistego w pamięci notatnikowej
Systemy operacyjne Copyright, 2000 © Jerzy R. Nawrocki Wprowadzenie do informatyki.
Systemy operacyjne Copyright, 2000 © Jerzy R. Nawrocki Wprowadzenie do informatyki.
Wprowadzenie do informatyki Wykład 5
Asembler i koncepcja von Neumanna
Język asemblera i koncepcja von Neumanna
Asembler i koncepcja von Neumanna Copyright, 2005 © Jerzy R. Nawrocki Wstęp do informatyki Wykład 5
Wykład nr 2: Struktura systemu komputerowego a system operacyjny
Schemat blokowy komputera
PODSTAWY INFORMATYKI Wykładowca: mgr Tadeusz Ziębakowski
Komputer, procesor, rozkaz.
Temat nr 10: System przerwań
Procesory RISC.
Temat : Części komputera
ZARZĄDZANIE PROCESAMI
TECHNOLOGIE INFORMACYJNE
Mikroprocesory i mikrokontrolery
Układy wejścia-wyjścia
Komputer a system komputerowy
Architektura komputerów
przykładowy 8-bitowy mikroprocesor uniwersalny CISC
MCS51 - wykład 2.
Architektura komputerów
Opracowanie: Maria W ą sik. Pierwsze komputery budowano w celu rozwi ą zywania konkretnych problemów. Gdy pojawiało si ę nowe zadanie, nale ż ało przebudowa.
Architektura komputerów
Budowa komputera.
Opracowanie: Maria Wąsik
Zasada działania komputera
Urządzenia wewnętrzne komputera
Budowa komputera.
Modele obliczeń i granice obliczalności Copyright, 1999 © Jerzy R. Nawrocki Wprowadzenie.
Mikroprocesory mgr inż. Sylwia Glińska.
Architektura komputerów
Architektura systemów komputerowych (jesień 2013)
Mikroprocesory.
Mikroprocesory mgr inż. Sylwia Glińska.
Jak to jest zrobione? Kalkulator.
Koncepcja procesu Zadanie i proces. Definicja procesu Process – to program w trakcie wykonywania; wykonanie procesu musi przebiegać w sposób sekwencyjny.
Pamięć komputerowa S t r u k t u r a p a m i ę c i.
POŚREDNIK Jak reprezentowana jest informacja w komputerze? liczby – komputer został wymyślony jako zaawansowane urządzenie służące do wykonywania.
Architektura PC.
EcoCondens BBS 2,9-28 E.
Procesor – charakterystyka elementów systemu. Parametry procesora.
Procesor, pamięć, przerwania, WE/WY, …
Architektury procesorów rdzeniowych mikrokontrolerów.
Pamięć SRAM.
Procesy, wątki Program a proces Proces: Przestrzeń adresowa, kod, dane, stos (część pamięci do przechowania zmiennych lokalnych i niektórych adresów) Otwarte.
Asembler i koncepcja von Neumanna Copyright, 2005 © Jerzy R. Nawrocki Wstęp do informatyki Wykład 5
I T P W ZPT Konwerter BIN2BCD 1 LK „8” DEC LK = 0 LOAD1 R3R2R1  K S3 S2S1 A B „5” K  5 MUX 1 0 A R4 LOAD2 Y = LD B LB „3” US Układ wykonawczy Układ sterujący.
Architektura systemów komputerowych (jesień 2015) Wykład 5 Budowa i działanie komputera dr inż. Wojciech Bieniecki Instytut Nauk Ekonomicznych i Informatyki.
Tryby adresowania i formaty rozkazów mikroprocesora
POLITECHNIKA POZNAŃSKA
Programowanie strukturalne i obiektowe Klasa I. Podstawowe pojęcia dotyczące programowania 1. Problem 2. Algorytm 3. Komputer 4. Program komputerowy 5.
Schemat blokowy komputera
Wskaźniki Elżbieta Labocha.
Format rozkazu Tryby adresowania.
Zapis prezentacji:

ARCHITEKTURA KOMPUTERÓW definicja komputera PROCESOR PAMIĘĆ OPERACYJNA URZĄDZENIA ZEWNĘTRZNE

PAMIĘĆ OPERACYJNA (PAO) bezpośrednio dostępna dla procesora zestaw ponumerowanych komórek do przechowywania ciągów binarnych 01n01n m

PROCESOR procesor : układ, który samoczynnie realizuje program program : ciąg poleceń, które może wykonywać procesor polecenie rozkaz, zapisany jako ciąg binarny program sekwencja (ciąg) rozkazów lista rozkazów ( charakteryzuje procesor ) lokalizacja programu : PAO ( von Neumann 1946 )

podstawowy cykl pracy procesora POBIERZ ROZKAZ Z PAMIĘCI OPERACYJNEJ WYKONAJ ROZKAZ

POBIERZ ROZKAZ Z PAMIĘCI OPERACYJNEJ WSKAZANY PRZEZ LICZNIK ROZKAZÓW WYKONAJ ROZKAZ ZMIEŃ ZAWARTOŚĆ LICZNIKA ROZKAZÓW wskazanie rozkazu do wykonania : licznik rozkazów, wskaźnik rozkazu ( rejestr ) LR LR + 1 LR LR + N

Budowa rozkazu bezargumentowy 1 - argumentowy 2 - argumentowy Arg : liczba, adres PAO, ozn. rejestru procesora KodOp Arg Arg1 Arg2

Prosty procesor KodOp R Arg Rejestr Rozkazu Rejestr A Rejestr B Licznik Rozkazów Wskaźnik stosu RR RA RB LR WS ARYTMOMETR + - STEROWANIE

pole R : wskazuje RA ( 0 ) albo RB ( 1 ) pole Arg: liczba NN albo adres komórki pamięci AP Lista rozkazów, mnemoniczne kody rozkazów rozkazy przesyłania danych SETR, NN MOVR, AP MOVAP, R

rozkazy arytmetyczne ADDR, AP SUBR, AP INCR DECR rozkazy skoków JMPAP JZR, AP rozkazy wprowadzania - wyprowadzania danych INR, NN OUTNN, R

postać binarna rozkazu SET RA, 45H RR SET R NN realizacja rozkazu SET RA, 45H 1. RR PAO ( LR ) 2. LR LR dekodowanie KodOP 4. RA RR.Arg

postać binarna rozkazu ADD RB, 5AEH RR ADD R AP realizacja rozkazu ADD RB, 5AEH 1. RR PAO ( LR ) 2. LR LR dekodowanie KodOP 4. RT PAO ( RR.Arg ) 5. Arytmometr RB, RT, PLUS 6. RB Arytmometr

zmiana sekwencji rozkazów skok bezwarunkowy JMP LR JMP JMP

wykonanie rozkazu JMP RR PAO ( LR ) 2. LR LR dekodowanie KodOP 4. LR RR.Arg skok warunkowy JZ RA, RR PAO ( LR ) 2. LR LR dekodowanie KodOP 4. jeżeli RA == 0 to LR RR.Arg

prosty program S = Σ a i 1 i n n, a 1, a 2,..., a n 100 : SET RA, 0; zeruj sumę S 101 : MOV 200, RA; zapamiętaj S 102 : IN RB, 1; czytaj n 103 : IN RA, 1; czytaj a 104 : ADD RA, 200; a + S 105 : MOV 200, RA; zapamiętaj S 106 : DEC RB; n – : JZ RB, 109; skocz gdy n = : JMP 103; skocz gdy n : OUT 2, RA; wyprowadź wynik