Wykład 7: Zmiennoprzecinkowe mikroprocesory sygnałowe firmy Analog Devices: zastosowania i rodziny architektura podstawowe operacje ALU.

Slides:



Advertisements
Podobne prezentacje
VHDL Today, Verilog HDL is an accepted IEEE standard. In 1995, the original standard IEEE was approved. IEEE is the latest Verilog.
Advertisements

Architektura jednostki centralnej RD MBR MAR IRPC +1 WR jednostka sterująca ALU A F Adres Dane Rejestry: MAR – (Memory Address Register) rejestr adresowy.
Modelowanie zależności ekspresji genów
Wykład 6: Stałoprzecinkowe mikroprocesory sygnałowe: architektura
Wykonał : Marcin Sparniuk
Operacje zmiennoprzecinkowe
Wykład 3: Jak działa typowy mikroprocesor?
Mikroprocesory i procesory sygnałowe
Idea, podstawowe parametry, cechy, charakterystyka
Technika mikroprocesorowa
CPU.
Lista rozkazów Działanie mikroprocesora jest kontrolowane poprzez rozkazy (instrukcje). Dla każdego typu mikroprocesora istnieje specyficzny zbiór rozkazów,
Wykład 2: Liczby rzeczywiste (stało i zmiennoprzecinkowe) Koprocesor
Procesor DSP Sharc ADSP21161 firmy Analog Devices
Wykład 5: Mikroprocesory sygnałowe -wstęp: zastosowania i rodziny
Wykład 5 Przerwania w systemie SAB80C537 dr inż. Andrzej Przybył
Wykład 4 Przetwornik Analogowo-Cyfrowy
Podstawowe składniki funkcjonalne procesora i ich rola.
Budowa komputera Wstęp do informatyki Wykład 6 IBM PC XT (1983)
Od algebry Boole’a do komputera
Programowanie Procesorów Sygnałowych
ZASTOSOWANIE PROCESORÓW SYGNAŁOWYCH
Wykład 3: Adresowanie i jednostki obliczeniowe w ADSP 21161N
Wykład 5: Program Sequencer i struktura pamięci
Wykład 4: Podstawowe operacje ALU, MACC, SHIFTER i DAG
Historia i rodzaje procesorów firmy Intel
ARCHITEKTURA WEWNĘTRZNA KOMPUTERA
Metody numeryczne w chemii
Mikroprocesory i procesory sygnałowe
Wykład 2: Jak działa typowy mikroprocesor? Budowa procesora rodziny Intel80x86 Architektury CISC i RISC Instrukcje skoków warunkowych Stos Instrukcje operujące.
Procesory RISC.
Dziennik do bilingu energii Domyślne wielkości co 15 min przez 12 dni kWh pobierana kWh całk kVARh pobierana kVARh całk kVAh całk PF całk 3-P Moc czynna.
CUDA (Compute Unified Device Architecture)
Elektronika cyfrowa i mikroprocesory
przykładowy 8-bitowy mikroprocesor uniwersalny CISC
Podstawowe elementy komputera i ich funkcje c.d.
MCS51 - wykład 6.
Informatyka I Wykład 5 OPERATORY Priorytety i kolejność obliczeń
(Instruction Unit)dekoder
Reprezentacja stało i zmiennopozycjna
Zasada działania komputera
Mikroprocesory mgr inż. Sylwia Glińska.
Architektura systemów komputerowych (jesień 2013)
Budowa i rodzaje procesorów.
Mikroprocesory.
Mikroprocesory mgr inż. Sylwia Glińska.
Budowa i działanie komputera - jednostka
Architektura PC.
Architektura systemów komputerowych (jesień 2013)
Podstawy informatyki 2013/2014
Stało- i zmiennopozycyjna reprezentacja liczb binarnych
Wykład 7 Synchronizacja procesów i wątków
WYKŁAD 3 Temat: Arytmetyka binarna 1. Arytmetyka binarna 1.1. Nadmiar
Architektura komputerów Computer Architecture
Podstawy Techniki Cyfrowej
Budowa komputera Wstęp do informatyki Wykład 6 IBM PC XT (1983)
Struktura wewnętrzna mikrokontrolera zamkniętego
Od algebry Boole’a do komputera Copyright, 2007 © Jerzy R. Nawrocki Wprowadzenie.
Układy i systemy mikroprocesorowe
Architektura systemów komputerowych (jesień 2015) Wykład 5 Budowa i działanie komputera dr inż. Wojciech Bieniecki Instytut Nauk Ekonomicznych i Informatyki.
Mikroprocesory w urządzeniach przenośnych. Rdzenie ARM Architektura ARM (ang. Advanced RISC Machine, architektura procesorów typu RISC. Różne wersje rdzeni.
POLITECHNIKA POZNAŃSKA
IEN 2010 © wszelkie prawa zastrzeżone SEMINARIUM Pakiet MATLAB w Zakładzie OGM Możliwości posiadanych produktów.
Lista Rozkazów: Język komputera Większość slajdów do tego wykładu to tłumaczenia i przeróbki oficjalnych sladjów do podręcznika Pattersona i Hennessy’ego.
Mikroprocesory.
Organizacja i Architektura Komputerów
Pod koniec 2004 roku rozpoczęło swoją działalność Centrum Inżynieryjne, gdzie obecnie zatrudnionych jest ponad 200 inżynierów. Zadaniem Centrum Inżynieryjnego.
Podział mikroprocesorów
Dane, zmienne, instrukcje
Wykład 3: Adresowanie i jednostki obliczeniowe w ADSP 21161N
Zapis prezentacji:

Wykład 7: Zmiennoprzecinkowe mikroprocesory sygnałowe firmy Analog Devices: zastosowania i rodziny architektura podstawowe operacje ALU

Rodziny procesorów sygnałowych firmy Analog Devices stałoprzecinkowe 16-bitowe: ADSP21xx zmiennoprzecinkowe 32-bitowe: ADSP21xxx dedykowane: ADMCx01, ADMC2199x

Architektura procesorów sygnałowych Architektura jednego z modeli serii ADSP21xx (procesor stałoprzecinkowy)

Architektura procesorów sygnałowych Architektura jednego z modeli serii 210xx (Sharc) (procesor zmiennoprzecinkowy)

Architektura procesorów sygnałowych Architektura modelu serii 211xx (Sharc)

Jednostka obliczeniowa procesora Sharc

Flagi operacji arytmetyczno logicznych: rejestr ASTATx/y

Flagi operacji arytmetyczno logicznych: rejestr ASTATx/y • ALU result zero or floating-point underflow. Bit 0 (AZ) • ALU overflow. Bit 1 (AV) • ALU result negative. Bit 2 (AN) • ALU fixed-point carry. Bit 3 (AC) • ALU X input sign for ABS, Mant operations. Bit 4 (AS) • ALU floating-point invalid operation. Bit 5 (AI) • Last ALU operation was a floating-point operation. Bit 10 (AF) • Compare Accumulation register results of last 8 compare operations. Bits 31-24 (CACC)

Flagi operacji arytmetyczno-logicznych: rejestr STKx/y

Flagi operacji arytmetyczno logicznych: rejestr STKx/y Flagi, które mogą zostać tylko ustawione przez ALU (kasowane przez program) • ALU floating-point underflow. Bit 0 (AUS) • ALU floating-point overflow. Bit 1 (AVS) • ALU fixed-point overflow. Bit 2 (AOS) • ALU floating-point invalid operation. Bit 5 (AIS)

Podstawowe Operacje ALU: „0” - flaga zostanie skasowana; „*” - skasowana lub ustawiona(w zależności od wyniku); „**” - może zostać tylko ustawiona lecz nie skasowana; „-” - bez zmian

Operacje ALU - c.d. „0” - flaga zostanie skasowana; „*” - skasowana lub ustawiona(w zależności od wyniku); „**” - może zostać tylko ustawiona lecz nie skasowana; „-” - bez zmian

Operacje FPU jednostki ALU: „0” - flaga zostanie skasowana; „*” - skasowana lub ustawiona(w zależności od wyniku); „**” - może zostać tylko ustawiona lecz nie skasowana; „-” - bez zmian

Operacje FPU jednostki ALU - c.d.

Operacje stałoprzecinkowe jednostki MACC – wynik mnożenia.

Tryby pracy jednostki ALU/MACC (rejestr MODE1) • Bit 16 (RND32) directs the computational units to round floating-point data to 32 bits (if 1) or round to 40 bits (if 0) • Rounding mode. Bit 15 (TRUNC) directs the computational units to round results with round-to-zero (if 1) or round-to-nearest (if 0) • ALU saturation. Bit 13 (ALUSAT) directs the computational units to saturate results on positive or negative fixed-point overflows (if 1) or return unsaturated results (if 0)

Typy stałoprzecinkowe „operandów” jednostki ALU/MACC

Zakresy wyników mnożenia stałoprzecinkowego ALU

Operacje stałoprzecinkowe jednostki MACC • Multiplier result negative. Bit 6 (MN) • Multiplier overflow. Bit 7 (MV) • Multiplier underflow. Bit 8 (MU) • Multiplier floating-point invalid operation. Bit 9 (MI) • Multiplier fixed-point overflow. Bit 6 (MOS) • Multiplier floating-point overflow. Bit 7 (MVS) • Multiplier underflow. Bit 8 (MUS) • Multiplier floating-point invalid operation. Bit 9 (MIS)

Operacje stałoprzecinkowe jednostki MACC – c.d.

Operacje zmiennoprzecinkowe jednostki MACC - wynik zawsze w rejestrze uniwersalnym

Barrel-Shifter - podstawowe funkcje - przesuwanie bitów w lewo/prawo - modyfikacja wartości bitów: ustawianie, kasowanie zmiana i testowanie

Barrel-Shifter - instrukcje

Barrel-Shifter - instrukcje, c.d.

Mnożenie zmiennoprzecinkowe z jednoczesnymi operacjami ALU

Mnożenie zmiennoprzecinkowe z jednoczesnymi operacjami ALU

Generator adresu danych (Data Addres Generator) DAG

Generator adresu danych (Data Addres Generator) DAG

Generator adresu danych Podstawowe operacje - post-modify

Generator adresu danych Podstawowe operacje - pre-modify