Wyk. Tomasz Marciniuk ZASADA DZIAŁANIA KOMPUTERA Operacje I/O pod nadzorem procesora Urządzenia Techniki Komputerowej.

Slides:



Advertisements
Podobne prezentacje
Budowa wewnętrzna komputera
Advertisements

UTK Zestaw I.
UTK Zestaw III.
BUDOWA WEWNĘTRZNA KOMPUTERA
Magistrale.
ELEMENTY SKŁADOWE JEDNOSTKI CENTRALNEJ
MAGISTRALA oraz MOSTEK PÓLNOCNY I POLUDNIOWY. Komputer zbudowanych jest z 3 podstawowych modułów (procesora, pamięci i urządzeń wejścia/wyjścia), między.
Systemy operacyjne.
OGÓLNA BUDOWA KOMPUTERA
Magistrala & mostki PN/PD
Schemat blokowy komputera
Komputer, procesor, rozkaz.
Temat nr 10: System przerwań
ARCHITEKTURA WEWNĘTRZNA KOMPUTERA
Płyty główne Budowa.
Temat : Części komputera
Płyta główna.
Wieloprocesowy system operacyjny dla komputerów ATARI XL/XE
Budowa Komputera.
ZESTAW KOMPUTEROWY.
Temat: Na co liczy komputer? -czyli o tym, co w środku komputera.
Komputer a system komputerowy
Architektura komputerów
Architektura komputerów
Architektura komputerów
Opracowanie: Maria W ą sik. Pierwsze komputery budowano w celu rozwi ą zywania konkretnych problemów. Gdy pojawiało si ę nowe zadanie, nale ż ało przebudowa.
Struktura systemu mikroprocesorowego
Magistrale szeregowe.
ARCHTEKTURA KOMPUTERA
Płyta główna. Magistrale I/O
Wielozadaniowowść systemu operacyjnego Linux
Systemy operacyjne.
Zasada działania komputera
1) Podstawowe (niezbędne) elementy zestawu komputerowego to: a) Jednostka centralna, mysz, monitor Jednostka centralna, mysz, monitor Jednostka centralna,
Budowa komputera.
Budowa i rodzaje procesorów.
Podsystem graficzny i audio
Budowa i działanie komputera - jednostka
Pamięć komputerowa S t r u k t u r a p a m i ę c i.
Urządzenia oparte na technologii komputerowej
PROCESORY (C) Wiesław Sornat.
Architektura PC.
Budowa komputera ProProgramer.
Elementy zestawu komputerowego
Umiejętność dobru odpowiednich podzespołów komputerowych według zaplanowanej konfiguracji. Technik informatyk 2012.
OPB - On-chip Peripherial Bus AXI – Advance eXtensible Interface
ELEMENTY ZESTAWU KOMPUTEROWEGO
Procesor – charakterystyka elementów systemu. Parametry procesora.
i inne urządzenia elektroniczne
BUDOWA I ZASADA DZIAŁANIA
Co kryje komputer? Usuń tekst, który nie pasuje do zdjęć na slajdach. Poprawioną prezentację prześlij pod nazwą: co_kryje_komputer.
Procesor, pamięć, przerwania, WE/WY, …
Wyk. Tomasz Marciniuk ZASADA DZIAŁANIA KOMPUTERA Operacje I/O pod nadzorem procesora Urządzenia Techniki Komputerowej.
Pamięć DRAM.
SIECI KOMPUTEROWE Urządzenia Techniki Komputerowej
Architektury procesorów rdzeniowych mikrokontrolerów.
Pamięć SRAM.
INTERFEJSY URZĄDZEŃ PERYFERYJNYCH
BUDOWA WEWNĘTRZNA KOMPUTERA
MONITORY I SYSTEM GRAFICZNY
PAMIĘCI MASOWE Urządzenia Techniki Komputerowej
Budowa komputera.
POLITECHNIKA POZNAŃSKA
mysz drukarka Jednostka centralna monitor klawiatura.
Płyta główna. Magistrale I/O
Schemat blokowy komputera
SIECI KOMPUTEROWE Urządzenia Techniki Komputerowej
Mikrokontrolery System przerwań
Budowa komputera jednostki centralnej. I. Przód jednostki centralnej Gniazdo słuchawkowe i mikrofonowe Czytnik kart pamięci Miejsce na CD-ROM Przycisk.
Co kryje komputer? Usuń tekst, który nie pasuje do zdjęć na slajdach. Poprawioną prezentację zapisz w swoim folderze osobistym pod nazwą: co_kryje_komputer.
Zapis prezentacji:

wyk. Tomasz Marciniuk ZASADA DZIAŁANIA KOMPUTERA Operacje I/O pod nadzorem procesora Urządzenia Techniki Komputerowej

1. Odebranie zgłoszenia IRQ od urządzenia (urządzeń) przez kontroler przerwań 2. Przesłanie informacji sygnałem INTR przez kontroler przerwań o zgłoszonym przerwaniu do procesora 3. Potwierdzenie odebrania przerwania przez procesor sygnałem INTA Proces składa się z 4 części: Procesor CPU Urządzenie nr 1 magistrala adresowa Urządzenie nr 2 magistrala danych Kontroler przerwań Urządzenie nr 3 INTR IRQ2 IRQ3 IRQ5 INTA Pamięć RAM 4. Następuje wymiana danych pomiędzy pamięcią a urządzeniem

1. Odebranie zgłoszenia IRQ od urządzenia (urządzeń) przez kontroler przerwań Procesor CPU Urządzenie nr 1 magistrala adresowa Urządzenie nr 2 magistrala danych Kontroler przerwań Urządzenie nr 3 INTR IRQ2 IRQ3 IRQ5 INTA Pamięć RAM

2. Przesłanie informacji sygnałem INTR przez kontroler przerwań o zgłoszonym przerwaniu do procesora Procesor CPU Urządzenie nr 1 magistrala adresowa Urządzenie nr 2 magistrala danych Kontroler przerwań Urządzenie nr 3 INTR IRQ2 IRQ3 IRQ5 INTA Pamięć RAM

3. Potwierdzenie odebrania przerwania przez procesor sygnałem INTA Procesor CPU Urządzenie nr 1 magistrala adresowa Urządzenie nr 2 magistrala danych Kontroler przerwań Urządzenie nr 3 INTR IRQ2 IRQ3 IRQ5 INTA Pamięć RAM

Procesor CPU Urządzenie nr 1 magistrala adresowa Urządzenie nr 2 magistrala danych Kontroler przerwań Urządzenie nr 3 INTR IRQ2 IRQ3 IRQ5 INTA Pamięć RAM 4. Następuje wymiana danych pomiędzy pamięcią a urządzeniem