wyk. Tomasz Marciniuk ZASADA DZIAŁANIA KOMPUTERA Operacje I/O pod nadzorem procesora Urządzenia Techniki Komputerowej
1. Odebranie zgłoszenia IRQ od urządzenia (urządzeń) przez kontroler przerwań 2. Przesłanie informacji sygnałem INTR przez kontroler przerwań o zgłoszonym przerwaniu do procesora 3. Potwierdzenie odebrania przerwania przez procesor sygnałem INTA Proces składa się z 4 części: Procesor CPU Urządzenie nr 1 magistrala adresowa Urządzenie nr 2 magistrala danych Kontroler przerwań Urządzenie nr 3 INTR IRQ2 IRQ3 IRQ5 INTA Pamięć RAM 4. Następuje wymiana danych pomiędzy pamięcią a urządzeniem
1. Odebranie zgłoszenia IRQ od urządzenia (urządzeń) przez kontroler przerwań Procesor CPU Urządzenie nr 1 magistrala adresowa Urządzenie nr 2 magistrala danych Kontroler przerwań Urządzenie nr 3 INTR IRQ2 IRQ3 IRQ5 INTA Pamięć RAM
2. Przesłanie informacji sygnałem INTR przez kontroler przerwań o zgłoszonym przerwaniu do procesora Procesor CPU Urządzenie nr 1 magistrala adresowa Urządzenie nr 2 magistrala danych Kontroler przerwań Urządzenie nr 3 INTR IRQ2 IRQ3 IRQ5 INTA Pamięć RAM
3. Potwierdzenie odebrania przerwania przez procesor sygnałem INTA Procesor CPU Urządzenie nr 1 magistrala adresowa Urządzenie nr 2 magistrala danych Kontroler przerwań Urządzenie nr 3 INTR IRQ2 IRQ3 IRQ5 INTA Pamięć RAM
Procesor CPU Urządzenie nr 1 magistrala adresowa Urządzenie nr 2 magistrala danych Kontroler przerwań Urządzenie nr 3 INTR IRQ2 IRQ3 IRQ5 INTA Pamięć RAM 4. Następuje wymiana danych pomiędzy pamięcią a urządzeniem