Testowanie wewnątrzobwodowe układów cyfrowych Jakub Dębowski Karol Czerwionka

Definicja testowania wewnątrz obwodowego Testowanie impedancji pomiędzy dwoma punktami pomiarowymi i porównanie z impedancją pakietu zdatnego. Testowanie elementów. Polega na sprawdzeniu poprawności montażu elementów na pakiecie i pomiarze ich parametrów, niezależnie od otaczającego obwodu. Testowanie odbywa się sekwencyjnie - każdy test dotyczy jednego elementu.

Zasada działania Połączenia elektryczne z wewnętrznymi węzłami pakietu są realizowane za pośrednictwem ostrzowych głowic kontaktowych.  Wyróżniamy cztery typy głowic:  dedykowana  uniwersalna  muszla małża  ruchoma sonda

Bed of nails  

Testy: zwarcia i przerwy obwodu drukowanego rezystancje pojemności indukcyjności diody tranzystory transformatory układy cyfrowe ...

Testowanie wewnątrzobwodowe • testowany jest indywidualnie każdy układ scalony i połączenia między układami • musi być zapewniony dostęp do wszystkich wyprowadzeń każdego układu scalonego – wieloostrzowa głowica kontaktowa do kilku tysięcy ostrzy • testowany element musi być wyizolowany z sieci • zakłada się, że jeżeli poszczególne układy i połączenia są sprawne, to testowany pakiet jest sprawny • testowanie wewnątrzobwodowe nie uwzględnia zjawisk dynamicznych

Metody wyizolowywania układów cyfrowych z sieci nodeforcing backdriving

Nodeforcing (Wymuszanie stanu Lo) Schemat

Nodeforcing cd. Wykres

Backdriving (Wymuszenie stanu High) schemat

Backdriving cd. Wykres

Problemy związane z wymuszaniem stanu Hi i Lo • wzrost temperatury złącza i połączeń wewnątrz układu scalonego • możliwość wejścia układów CMOS w stan zatrzaśnięcia ( latch up state) przy gwałtownej zmianie stanu wyjścia i pojawieniu się szpilki napięcia przekraczającej napięcia zasilania • należy ograniczyć czas wymuszania stanu Hi i Lo • nie używać techniki wymuszania stanu Hi i Lo do wielu wyjść w jednej obudowie układu, jeżeli to konieczne wypełnienie 1/10 (czas wymuszania 1/10 całego testu) • zapewnić czas na chłodzenie • najnowsze tendencje - kontrola w czasie rzeczywistym wartości prądu i czasu, tak by nie przekroczyć dopuszczalnych wartości (Teradyne)

Tablica prawdy rozbudowanych układów Truth Table Gray Code 74LS08 Truth Table 74LS04 Truth Table 74LS138

Przykładowe problemy z wymaszeniem stanu Low i High oraz ich zapobieganie • narastające zbocze sygnału zegarowego CLK wymuszone przez driver D powoduje zmianę stanu na wyjściu przerzutnika oraz na wejściu połączonej z nim bramki • zmiana stanu na wejściu bramki powoduje , że bramka chce przejść do stanu ”0”, natomiast driver chcąc wymusić w dalszym ciągu stan ”1”musi zwiększyć prąd • ze względu na istniejące w układzie indukcyjności powstaje szpilka napięcia, której dodatnie zbocze przerzuca przerzutnik w fałszywy stan  

Przykład 1. cd Zapobieganie: • zastosowanie bramki trójstanowej i ustawienie jej w stan wysokiej impedancji, • wymuszenie na wejściu bramki stanu ”0”

Przykład 2. Układ niskonapięciowy   • do wymuszenia Hi na wyjściu U1 potrzebny jest prąd backdrive 80 mA • zaprogramowane 1.2 V pojawia się na wejściu U2 jako 0.62 V • poziom przełączania U2 jest 0.78 V • U2 nie może być testowane, ponieważ driver wymusił za małe napięcie w stanie Hi • zaprogramujmy wyższe napięcie drivera, żeby przekroczyć poziom 0.78 V

• programujemy większe napięcie driverów na 1.7 V Przykład 2 cd. • programujemy większe napięcie driverów na 1.7 V • zaprogramowane 1.7 V pojawia się na wejściu U2 jako 1.12 V • U2 może być testowany, ponieważ napięcie na jego wejściu jest wyższe niż Uih min • zaprogramowane 1.7 V pojawia się na wejściu U1 jako 1.6 V • możliwość uszkodzenia U1 ponieważ przekroczony jest poziom 1.2 V

Przykład 3 • żeby przetestować U3 tester wymusza w węźle B stan Hi • poziom napięcia w węźle B jest niższy niż normalny stan Hi z powodu konieczności „przezwyciężenia” stanu Lo na wyjściu U1 • zmiana stanu w węźle A na Lo powoduje łatwiejsze wymuszanie w węźle B stanu Hi, gwałtownie zmniejsza się wartość prądu backdriving i powstaje szpilka napięcia w B • szpilka napięcia może uszkodzić U1 oraz U2

Konwencjonalne systemy testowania ICT Niekontrolowane i zbyt duże wartości prądu backdriving •mogą uszkodzić połączenia struktury z wyprowadzeniami •mogą uszkodzić diody zabezpieczające ESD (Imax=100 mA)

Konwencjonalne systemy testowania ICT Zbyt mała szybkość podawania wektorów testowych • dłuższy czas testowania wydłuża narażenie spowodowane prądem backdriving zwiększa możliwość wystąpienia szpilek napięcia, spowodowanych zmianą stanów logicznych na pakiecie zmniejsza wydajność testowania

Co trzeba zrobić żeby poprawić dokładność bezpieczeństwo testowania ICT układów niskonapięciowych? Hardware zwiększenie dokładności driverów, szczególnie w warunkach backdriving zwiększenie dokładności komparatorów sterowanie wartością prądu backdriving i jego kontrola niezależne programowanie poziomów logicznych dla poszczególnych pinów zwiększenie szybkości testowania Software generacja testów z automatyczną izolacją układów eliminacja backdriving tam gdzie to możliwe zabezpieczenie wyjść przed zmianą stanu w trakcie wymuszenia zapewnienie takiej sekwencji wyizolowywania układów, która zapobiegła by powstawaniu szpilek napięcia

Przykłady testerów pakietów cyfrowych Tester pakietów wyposażonych w mikroprocesor 8 lub 16 bitowy FLUKE 9000 • działanie na zasadzie emulacji mikroprocesora i przejęcia kontroli nad pakietem przez tester • sondy emulacyjne do wielu typów mikroprocesorów 8 i 16 bitowych • dostęp do przestrzeni adresowej mikroprocesora i możliwość zapisu i odczytu informacji z dowolnego adresu pamięci lub urządzenia we/wy • standardowe procedury testowe: BUS, ROM, RAM, I/O • pojedyncza sonda – analiza sygnatur, zliczanie impulsów • wielowejściowa sonda: START, STOP, ENABLE, CLCK • 9010A do pracy autonomicznej, możliwe pisanie własnych programów testowania na zewnętrznym komputerze PC i przesłanie przez RS 232 do testera • 9020A do pracy w systemie - wykonuje programy napisane na zewnętrznym komputerze, sterowanie poprzez RS 232 lub GPIB

Fluke 9000

Sonda emulacyjna

Wielowejściowa sonda Fluke 9000

Tester pakietów wyposażonych w mikroprocesory 16 lub 32 bitowe FLUKE 9100FT

Tester pakietów wyposażonych w mikroprocesory 16 lub 32 bitowe FLUKE 9100FT • emulacja mikroprocesora, pamięci ROM • sondy emulacyjne do wielu typów mikroprocesorów 16 i 32 bitowych • sonda emulacyjna pamięci b. elastyczna, może być rekonfigurowalna, słowo 8, 16, 32 bity • standardowe procedury testowe: BUS, ROM, RAM, I/O • trzy poziomy szukania błędów: – praca bezpośrednia – wspomagane przez użytkownika wyszukiwanie błędów – wspomagane wyszukiwanie błędów • wyszukiwanie błędów przy pomocy modułów I/O • pojedyncza sonda

Tester pakietów analogowo cyfrowych SPEA 500 ADP • pakiety cyfrowe, analogowe, analogowo-cyfrowe, elementy mocy • dwustronna głowica ostrzowa, 1024 kanały (128x8) • dynamiczne testy układów TTL, CMOS, ECL, • 700 pomiarów/s • możliwość rozwierania sieci metodą wymuszania „1” i „0” • drivery VMOS, wydajność 1A • pamięć – danych – kierunku – maski – polaryzacji • strobowane komparatory

Marconi MIDATA 540 • pakiety cyfrowe TTL, CMOS, ECL • podwójna głowica ostrzowa, 2048 kanałów (2048x1) • testy wewnątrzobwodowe i funkcjonalne • możliwość rozwierania sieci metodą wymuszania „1” i „0” • pamięć – danych – kierunku – maski – polaryzacji

Testowanie funkcjonalne Synchrospeed Marconi MIDATA 540 Testowanie funkcjonalne Synchrospeed • 368 kanałów • testowanie przy normalnej częstotliwości pracy pakietu • synchronizacja generatora testera z pętlą PLL do częstotliwości testowanego urządzenia • dużą szybkość testowania zapewnia indywidualna pamięć dla każdego pinu umieszczona bezpośrednio obok drivera

Teradyne TestStation LH • przeznaczony do produkcji wielkoseryjnej • 256 - 4096 kanałów cyfrowych • możliwość wykonywania testów analogowych • konwencjonalne pakiety cyfrowe TTL, CMOS, ECL oraz wykonane w technologiach niskonapięciowych 3.3V, 1.2V, 0.8V • synchronizacja części cyfrowej i analogowej umożliwiająca pomiary układów mieszanych sygnałowo • elastyczna architektura umożliwiająca rozszerzanie systemu w zależności od potrzeb • podstawowa cena w minimalnej konfiguracji 140 000$

Dane techniczne • dla każdego kanału (pinu) niezależne programowanie: - poziomu niskiego i wysokiego drivera - poziomu niskiego i wysokiego komparatora - parametrów czasowych - czasu narastania • poziomy logiczne programowane w zakresie –2,5V ÷ +5,5 V, rozdzielczość 8 mV • dokładność poziomów logicznych 45 mV • specjalizowany cyfrowy kontroler umożliwiający emulacje złożonych sekwencji czasowych • technologie bezpiecznego testowania (Safe Test Protection Technologies) - niska impedancja driverów umożliwiająca testowanie układów niskonapięciowych z wykorzystaniem techniki backdriving - programowanie prądu 50 –600 mA i czasu wymuszenia w trybie backdriving 750 ns –23 ms - pomiary w czasie rzeczywistym prądu backdriving

Oprogramowanie system operacyjny Windows XP • programy do automatycznej generacji testów - D2B Alchemist do generacji testów na podstawie danych z systemów CAD - BasicSCAN do generacji testów układów ze ścieżką brzegową IEEE 1149.1 - MILDI program do wielopoziomowej izolacji układów cyfrowych (Multi-Level Digital Isolation) - program do programowania ISP (In System Programming) pamięci Flash i układów PLD w czasie testowania • oprogramowanie do debugingu programów testujących • oprogramowanie do monitorowania jakości produkcji i wykonywania raportów

Polar FT100 z ruchomą sondą

Polar FT100 tester z ruchomą sondą (ang. Flying Probe) • zasada pomiaru – pomiar impedancji węzła, bez zasilania układu • szeroki zakres badanych pakietów analogowe, cyfrowe od DTL do GSM • nie wykrywa błędów software’owych (źle zaprogramowany układ) • 5 testów /s • dokładność ustawienia sondy 0,4 mm • możliwość testowania pakietów z elementami o wysokości do 10 cm • informacja o pozycji pól kontaktowych z CAD lub przy pomocy kamery

Polar FT100

Polar PFL 780 • pomiar impedancji węzłów pakietów cyfrowych bez zasilania układu oraz testowanie funkcjonalne • 128 kanałów • dostęp do pakietu poprzez klipsy i sondę • możliwość wymuszania „1”, „0” w czterech węzłach

Bibliografia Toczek Wojciech, Strategie testowania i diagnostyki analogowych  układów elektronicznych,  Politechnika Gdańska, 2009 Bartosiński Bogdan, wykłady z przedmiotu Architektura Infosystemów Elektronicznych, Politechnika Gdańska www.teradyne.com