Wykład 3: Adresowanie i jednostki obliczeniowe w ADSP 21161N

Slides:



Advertisements
Podobne prezentacje
VHDL Today, Verilog HDL is an accepted IEEE standard. In 1995, the original standard IEEE was approved. IEEE is the latest Verilog.
Advertisements

Architektura jednostki centralnej RD MBR MAR IRPC +1 WR jednostka sterująca ALU A F Adres Dane Rejestry: MAR – (Memory Address Register) rejestr adresowy.
ZASTOSOWANIE PROCESORÓW SYGNAŁOWYCH
Język VERILOG w praktyce.
Wykład 6: Stałoprzecinkowe mikroprocesory sygnałowe: architektura
Wykład 3: Jak działa typowy mikroprocesor?
Mikroprocesory i procesory sygnałowe
Technika mikroprocesorowa
CPU.
Lista rozkazów Działanie mikroprocesora jest kontrolowane poprzez rozkazy (instrukcje). Dla każdego typu mikroprocesora istnieje specyficzny zbiór rozkazów,
Architektury komputerów (1)
Wykład 7: Zmiennoprzecinkowe mikroprocesory sygnałowe firmy Analog Devices: zastosowania i rodziny architektura podstawowe operacje ALU.
Wykład 2: Liczby rzeczywiste (stało i zmiennoprzecinkowe) Koprocesor
Procesor DSP Sharc ADSP21161 firmy Analog Devices
Wykład 5: Mikroprocesory sygnałowe -wstęp: zastosowania i rodziny
Wykład 5 Przerwania w systemie SAB80C537 dr inż. Andrzej Przybył
Podstawowe składniki funkcjonalne procesora i ich rola.
Mikrokontrolery - - podstawowe architektury
Budowa komputera Wstęp do informatyki Wykład 6 IBM PC XT (1983)
Od algebry Boole’a do komputera
Programowanie Procesorów Sygnałowych
ZASTOSOWANIE PROCESORÓW SYGNAŁOWYCH
Wykład 3: Adresowanie i jednostki obliczeniowe w ADSP 21161N
Wykład 5: Program Sequencer i struktura pamięci
Wykład 4: Podstawowe operacje ALU, MACC, SHIFTER i DAG
Procesory rodziny Intel
Komputer, procesor, rozkaz.
ARCHITEKTURA KOMPUTERÓW Dr inż. Tadeusz POPKOWSKI A.D. 2007
Komputer, procesor, rozkaz.
ARCHITEKTURA WEWNĘTRZNA KOMPUTERA
Metody numeryczne w chemii
Mikroprocesory i procesory sygnałowe
Wykład 2: Jak działa typowy mikroprocesor? Budowa procesora rodziny Intel80x86 Architektury CISC i RISC Instrukcje skoków warunkowych Stos Instrukcje operujące.
Procesory RISC.
Mikroprocesory i mikrokontrolery
Architektura komputerów
przykładowy 8-bitowy mikroprocesor uniwersalny CISC
Podstawowe elementy komputera i ich funkcje c.d.
Architektura komputerów
Mikrokontrolery PIC.
(Instruction Unit)dekoder
Architektura komputerów
Zasada działania komputera
Mikroprocesory mgr inż. Sylwia Glińska.
Architektura systemów komputerowych (jesień 2013)
Budowa i rodzaje procesorów.
Mikroprocesory.
Mikroprocesory mgr inż. Sylwia Glińska.
Budowa i działanie komputera - jednostka
Architektura PC.
Podstawy informatyki 2013/2014
Podstawy informatyki 2013/2014
URZĄDZENIA TECHNIKI KOMPUTEROWEJ
Wykład nr 4: Mikrokontrolery - wprowadzenie Piotr Bilski
Złożone układy kombinacyjne
Programowanie Niskopoziomowe
Architektura komputerów Computer Architecture
Procesor, pamięć, przerwania, WE/WY, …
Budowa komputera Wstęp do informatyki Wykład 6 IBM PC XT (1983)
Struktura wewnętrzna mikrokontrolera zamkniętego
Od algebry Boole’a do komputera Copyright, 2007 © Jerzy R. Nawrocki Wprowadzenie.
Układy i systemy mikroprocesorowe
Architektura systemów komputerowych (jesień 2015) Wykład 5 Budowa i działanie komputera dr inż. Wojciech Bieniecki Instytut Nauk Ekonomicznych i Informatyki.
Tryby adresowania i formaty rozkazów mikroprocesora
POLITECHNIKA POZNAŃSKA
POLITECHNIKA POZNAŃSKA WBMiZ Zakład Urządzeń Mechatronicznych STEROWNIKI URZĄDZEŃ MECHATRONICZNYCH
Lista Rozkazów: Język komputera Większość slajdów do tego wykładu to tłumaczenia i przeróbki oficjalnych sladjów do podręcznika Pattersona i Hennessy’ego.
Mikroprocesory.
Organizacja i Architektura Komputerów
Format rozkazu Tryby adresowania.
Zapis prezentacji:

Wykład 3: Adresowanie i jednostki obliczeniowe w ADSP 21161N PG – Katedra Systemów Mikroelektronicznych ZASTOSOWANIE PROCESORÓW SYGNAŁOWYCH Marek Wroński Wykład 3: Adresowanie i jednostki obliczeniowe w ADSP 21161N

ADSP-21261-Diagram blokowy architektury

Magistrale systemowe i generatory adresów

Architektura generatorów adresu DAG

Metody adresowania Rejestrowe posrednie adresowanie pamieci

Tryby adresowania pośredniego

Realizacja bufora kołowego

Przykladowy kod adresowania modulo

Uwagi do bufora kołowego

Adresowanie typu Bit-reversed

Transfer danych z generatorów adresów Normal Word Extended-precision (Data Register) Long Word DAG Register to Data Reg.

Jednostki obliczeniowe

Formaty danych: liczby zmiennoprzecinkowe

Liczby stałoprzecinkowe

Wyjątki dla operacji zmiennoprzecinkowych

Tryby zaokrąglania liczb

Zbiór rejestrów

Jednostka arytmetyczno-logiczna ALU

Jednostka mnożąca

Transfer danych z/do rejestrów MR

Operacje wielofunkcyjne

Shifter

Podstawowe operacje: Deposit

Podstawowe operacje: Extract

Rejestry kontrolno-sterujące: ASTAT

Flagi operacji arytmetyczno-logicznych: ASTATx/y • ALU result zero or floating-point underflow. Bit 0 (AZ) • ALU overflow. Bit 1 (AV) • ALU result negative. Bit 2 (AN) • ALU fixed-point carry. Bit 3 (AC) • ALU X input sign for ABS, Mant operations. Bit 4 (AS) • ALU floating-point invalid operation. Bit 5 (AI) • Last ALU operation was a floating-point operation. Bit 10 (AF) • Compare Accumulation register results of last 8 compare operations. Bits 31-24 (CACC)

Rejestry kontrolno-sterujące: STKY

Flagi operacji arytmetyczno-logicznych: STKx/y Flagi, które mogą zostać tylko ustawione przez ALU (kasowane przez program) • ALU floating-point underflow. Bit 0 (AUS) • ALU floating-point overflow. Bit 1 (AVS) • ALU fixed-point overflow. Bit 2 (AOS) • ALU floating-point invalid operation. Bit 5 (AIS)

Program Sequencer

Program Sequencer: cechy

ADSP-21161: Program Sequencer

Zmiany w wykonaniu programu

Przykładowe instrukcje wykonania programu