Mikrokontrolery MSP430 DMA

Slides:



Advertisements
Podobne prezentacje
Watchdog Paweł Trojanowski
Advertisements

Taktowanie mikroprocesorów Jednostka sterująca mikroprocesora jest układem sekwencyjnym synchronicznym, czyli wymagającym sygnału taktującego (zegarowego).
Zerowanie mikroprocesorów Cel: wprowadzenie mikroprocesora w określony stan początkowy Zwykle realizowany poprzez: inicjalizację licznika rozkazów (PC)
Architektura jednostki centralnej RD MBR MAR IRPC +1 WR jednostka sterująca ALU A F Adres Dane Rejestry: MAR – (Memory Address Register) rejestr adresowy.
Wykonał : Marcin Sparniuk
Planowanie finansowe w zarządzaniu projektem
Skalowalny algorytm estymacji ruchu dla systemów rozproszonych
Architektura szynowa systemu mikroprocesorowego szyna danych szyna sterująca szyna adresowa µP szyna danych szyna adresowa D7,..., D1, D0 A15,..., A1,
PAMIĘĆ RAM.
Wykład 9 Dedykowane procesory DSP oraz mikrokontrolery z jednostką DSP
Wykład 4 Przetwornik Analogowo-Cyfrowy
Wykład 5: Program Sequencer i struktura pamięci
Wykład nr 2: Struktura systemu komputerowego a system operacyjny
Pamięci RAM Brodziak Czubak.
Fotodiody MPPC Michał Dziewiecki Politechnika Warszawska
Komputer, procesor, rozkaz.
Temat nr 10: System przerwań
Praca dyplomowa inżynierska
Płyty główne Budowa.
Zasilacze.
Temat : Części komputera
Projekt urządzenia z interfejsem GPIB
Mikroprocesory i mikrokontrolery
Zastosowanie technologii CUDA w sztucznej inteligencji
Układy wejścia-wyjścia
ZAJĘCIA WYBIERALNE Politechnika Łódzka
ogólne pojęcia struktury
Komputer a system komputerowy
przykładowy 8-bitowy mikroprocesor uniwersalny CISC
Dekodery adresów.
Mikroprocesor Z80 przerwania.
Architektura komputerów
Mikrokontrolery PIC.
HD Tune - opis.
Płyta główna. Magistrale I/O
Wykład 10 Regulacja dyskretna (cyfrowa i impulsowa)
Zasada działania komputera
Pamięci Bibliografia:
Budowa i rodzaje procesorów.
Mikroprocesory.
Mikroprocesory mgr inż. Sylwia Glińska.
Architektura PC.
12. Input Capture – Wejście przechwytywania
BUDOWA I ZASADA DZIAŁANIA
Pamięć DRAM.
Struktura wewnętrzna mikrokontrolera zamkniętego
Pamięć RAM Pamięć RAM.
Architektury procesorów rdzeniowych mikrokontrolerów.
Pamięć SRAM.
Serdecznie witamy! Szkolenie projektowe z zakresu pomp ciepła PR_PC
PAMIĘCI PÓŁPRZEWODNIKOWE
Tryby adresowania i formaty rozkazów mikroprocesora
Mikroprocesory w urządzeniach przenośnych. Rdzenie ARM Architektura ARM (ang. Advanced RISC Machine, architektura procesorów typu RISC. Różne wersje rdzeni.
POLITECHNIKA POZNAŃSKA
Płyta główna. Magistrale I/O
PROBLEMATYKA BEZPIECZEŃSTWA SIECI RADIOWYCH Algorytm szyfrowania AES
Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska
POLITECHNIKA POZNAŃSKA
Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska
Interfejsy synchroniczne
Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska
Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska
Mikrokontrolery z rdzeniem ARM Cortex-M0+ Energooszczędność
Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska
Mikrokontrolery System przerwań
Mikrokontrolery STMicroelectronics
Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska
Mikrokontrolery Tiva seria C
Nowe rozwiązania wodomierzy w inteligentnych pomiarach
Transmisja radiowa Arduino & nRF24L01P
Zapis prezentacji:

Mikrokontrolery MSP430 DMA Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska

Mikrokontrolery MSP430 DMA DMA (ang. Direct Memory Access) – bezpośredni dostęp do pamięci W przypadkach kiedy wymagana jest szybka obróbka danych przydatny okazuje się szybki dostęp do pamięci (DMA) Rozwiązania DMA przyczyniają się do zmniejszenia poboru energii Stosowane są w różnych seriach układów MSP430, - 5xxx, -FG4xx(x), -F261x, -F16x(x) i F15x Przykład: MSP430FG4618 11-2014 Zygmunt Kubiak

Mikrokontrolery DMA 11-2014 Zygmunt Kubiak

Mikrokontrolery MSP430 DMA Zalety DMA Automatycznie realizuje szybki transferuje danych DMA nie wymaga interwencji procesora w czasie transferu, DMA obniża pobór energii (CPU w stanie uśpienia) - pobór prądu układu DMA jest znacznie niższy niż CPU Minimalne wymagania programowe dla CPU 11-2014 Zygmunt Kubiak

Mikrokontrolery MSP430 DMA Schemat blokowy 11-2014 Zygmunt Kubiak

Mikrokontrolery MSP430 DMA Przykłady sygnałów wyzwalających 11-2014 Zygmunt Kubiak

Mikrokontrolery MSP430 DMA Układ DMA mikrokontrolerów MSP430x5xx i MSP430x6xx: Do ośmiu niezależnych kanałów transferu Konfigurowalne priorytety kanałów DMA np. DMA0 −DMA1 −DMA2 Wymaga tylko dwóch cykli zegarowych sygnału zegara MCLK na pojedynczy transfer Blok wielkości do 65535 bajtów lub słów Konfigurowalny sygnał startu transferu Możliwość wyboru zbocza lub poziomu sygnału wyzwalającego transfer Cztery tryby adresowania Tryby transferu: pojedynczy, blokowy lub transfer blokowy „burst” Możliwość transferu bajtów lub słów i mieszanych bajtów i słów Bajt –>bajt; słowo->słowo; bajt->słowo (starszy bajt słowa docelowego) jest zerowany); słowo->bajt (przesłany jest młodszy bajt źródła) 11-2014 Zygmunt Kubiak

Mikrokontrolery MSP430 DMA Tryby adresowania DMA 11-2014 Zygmunt Kubiak

Dziękuję Zygmunt Kubiak 09-2006