Mikrokontrolery System przerwań

Slides:



Advertisements
Podobne prezentacje
Watchdog Paweł Trojanowski
Advertisements

Tryby adresowania Prawie każda operacja wykonywana przez mikroprocesor wykonywana jest na pewnych argumentach (lub argumencie). Sposoby wskazywania argumentów.
Zerowanie mikroprocesorów Cel: wprowadzenie mikroprocesora w określony stan początkowy Zwykle realizowany poprzez: inicjalizację licznika rozkazów (PC)
Architektura jednostki centralnej RD MBR MAR IRPC +1 WR jednostka sterująca ALU A F Adres Dane Rejestry: MAR – (Memory Address Register) rejestr adresowy.
Mechanizmy pracy równoległej
Wykonał : Marcin Sparniuk
Odpytywanie - Polling Program czeka na nadejście danych z urządzenia i nie może wykonywać innych zadań. Urządzenie zewnętrzne dostarcza dane w trudnym.
Moduł 2. Struktury Systemów Komputerowych
Wykład 5 Przerwania w systemie SAB80C537 dr inż. Andrzej Przybył
Wykład 4 Przetwornik Analogowo-Cyfrowy
Podstawowe składniki funkcjonalne procesora i ich rola.
Mikrokontrolery - - podstawowe architektury
Wykład nr 2: Struktura systemu komputerowego a system operacyjny
Komputer, procesor, rozkaz.
Temat nr 10: System przerwań
Płyty główne Budowa.
Interfejs IEEE 488 Funkcja żądania obsługi. Struktura systemu raportowania stanu urządzenia.
ZARZĄDZANIE PROCESAMI
Mikroprocesory i mikrokontrolery
Procesory jednoukładowe
Układy wejścia-wyjścia
ogólne pojęcia struktury
Komputer a system komputerowy
Programowalny układ we-wy szeregowego 8251
Architektura komputerów
przykładowy 8-bitowy mikroprocesor uniwersalny CISC
MCS51 - wykład 5.
Mikroprocesor Z80 przerwania.
ogólne pojęcia struktury
Architektura komputerów
MCS51 - wykład 6.
Architektura komputerów
Opracowanie: Maria W ą sik. Pierwsze komputery budowano w celu rozwi ą zywania konkretnych problemów. Gdy pojawiało si ę nowe zadanie, nale ż ało przebudowa.
Mikrokontrolery PIC.
ARCHTEKTURA KOMPUTERA
Płyta główna. Magistrale I/O
Zasada działania komputera
Architektura systemów komputerowych (jesień 2013)
Przerwanie ang. interrupt.
Koncepcja procesu Zadanie i proces. Definicja procesu Process – to program w trakcie wykonywania; wykonanie procesu musi przebiegać w sposób sekwencyjny.
Podstawy informatyki 2013/2014
12. Input Capture – Wejście przechwytywania
Wykład 5 Przerwania – zagadnienia pokrewne
Wykład 3 Praca systemu komputerowego
Wykład nr 4: Mikrokontrolery - wprowadzenie Piotr Bilski
Procesor – charakterystyka elementów systemu. Parametry procesora.
i inne urządzenia elektroniczne
Przerzutniki bistabilne
Procesor, pamięć, przerwania, WE/WY, …
Wyk. Tomasz Marciniuk ZASADA DZIAŁANIA KOMPUTERA Operacje I/O pod nadzorem procesora Urządzenia Techniki Komputerowej.
Struktura wewnętrzna mikrokontrolera zamkniętego
Procesy, wątki Program a proces Proces: Przestrzeń adresowa, kod, dane, stos (część pamięci do przechowania zmiennych lokalnych i niektórych adresów) Otwarte.
ATXMEGA128A4U 128 kB pamięci Flash Zasilanie 1.6V-3.6V Maksymalne taktowanie 32 MHz 34 Programowalne WE-WY System zdarzeń (Event System) 4 kanały DMA.
Układy i systemy mikroprocesorowe
Architektura systemów komputerowych (jesień 2015) Wykład 5 Budowa i działanie komputera dr inż. Wojciech Bieniecki Instytut Nauk Ekonomicznych i Informatyki.
Przerwania timera i przerwania zewnętrzne
Tryby adresowania i formaty rozkazów mikroprocesora
PWM, obsługa wyświetlacza graficznego
POLITECHNIKA POZNAŃSKA
POLITECHNIKA POZNAŃSKA WBMiZ Zakład Urządzeń Mechatronicznych STEROWNIKI URZĄDZEŃ MECHATRONICZNYCH
Płyta główna. Magistrale I/O
POLITECHNIKA POZNAŃSKA
Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska
Interfejsy synchroniczne
Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska
Wprowadzenie do MSP430G2553 i MPU6050
Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska
Mikrokontrolery z rdzeniem ARM Cortex-M0+ Energooszczędność
Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska
Mikrokontrolery MSP430 DMA
Zapis prezentacji:

Mikrokontrolery System przerwań Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska

Mikrokontrolery – System przerwań Współpraca z układami peryferyjnymi i urządzeniami zewnętrznymi Testowanie programowe (odpytywanie, przeglądanie) System przerwań Testowanie programowe Testowanie odpowiednich bitów (flag przerwań) w rejestrach specjalnych, związanych z układami peryferyjnymi Priorytety obsługi – kolejność obsługi Możliwy, wydłużony czas obsługi Dodatkowe obciążenie mikrokontrolera zadaniami testowania 11-2016 Zygmunt Kubiak

Mikrokontrolery – System przerwań Przerwania Przerwania są zdarzeniami wymuszającymi zmianę wykonywania programu Sygnał IRQ (ang. Interrupt ReQuest) Zdarzenia te uruchamiają specjalny podprogram obsługi przerwań (ISR ang. Interrupt Service Routine) Po zakończeniu programu obsługi przerwań (ISR), następuje powrót do uprzednio wykonywanego programu Występuje niewielkie opóźnienie wykonania przerwania - jest to czas między wystąpieniem zdarzenia a początkiem wykonania ISR; zależy od momentu wystąpienia zdarzenia względem cyklu rozkazowego oraz zainicjowania przerwania; przykładowo w MSP430 potrzeba do 6 cykli zegarowych 11-2016 Zygmunt Kubiak

Mikrokontrolery – System przerwań Obsługa przerwań zachowanie stanu CPU odtworzenie żądanie przerwania ISR program t 11-2016 Zygmunt Kubiak

Mikrokontrolery – System przerwań Cykl pobranie instrukcji - wykonanie Nie Tak 11-2016 Zygmunt Kubiak

Mikrokontrolery – System przerwań Przykładowa organizacja pamięci - MSP430F2274 11-2016 Zygmunt Kubiak

Mikrokontrolery – System przerwań MSP430 Wejście do trybu LPM3 i zezwolenie na przerwania w asemblerze: bis.b #LPM3+GIE,SR ; LPM3 w/interrupts Wejście do trybu LPM3 i zezwolenie na przerwania w języku C: __bis_SR_register(LPM3_bits + GIE); 11-2016 Zygmunt Kubiak

Mikrokontrolery – System przerwań Operacje na stosie 11-2016 Zygmunt Kubiak

Mikrokontrolery – System przerwań Sekwencja obsługi przerwania Wykrycie przez układ peryferyjny zdarzenia wymagającego interwencji mikrokontrolera Zgłoszenie żądania przerwania do mikrokontrolera CPU przerywa aktualnie wykonywaną sekwencję rozkazów i przechowuje niezbędne o niej informacje na stosie CPU przechodzi do wykonania procedury obsługi przerwania Po wykonaniu procedury obsługi przerwania CPU odtwarza informacje ze stosu i wraca do kontynuacji przerwanego programu Powrót z przerwania (instrukcja reti) w MSP430 wymaga 5-ciu cykli zegarowych 11-2016 Zygmunt Kubiak

Mikrokontrolery – System przerwań Źródła przerwań Okresowe Timer’y w pracujące w trybach okresowych Zegary systemowe z dzielnikami Okresowe źródła zewnętrzne Asynchroniczne, przypadkowe Źródła wewnętrzne Programowe Pułapki Błędy Przerwania od wewnętrznych układów peryferyjnych Źródła zewnętrzne Wyzwalanie poziomem sygnału Wyzwalanie zboczem narastającym lub opadającym 11-2016 Zygmunt Kubiak

Mikrokontrolery – System przerwań Źródła przerwań Przerwania od wewnętrznych układów peryferyjnych Kontrolery DMA Liczniki / Timer’y RTC (ang. Real Time Clock) Kontrolery interfejsów (UART, I2C-Bus, SPI, CAN, USB, Ethernet, ..) Przetworniki (A/C i C/A) WDT (WatchDog Timer) 11-2016 Zygmunt Kubiak

Mikrokontrolery – System przerwań Podział przerwań Przerwania niemaskowalne NMI (ang. Non – Maskable Interrupt) - nie mogą być wyłączone przez ustawienie bitu przerwania globalnego (GIE) Przerywania maskowalne (ang. Maskable Interrupt) – można je włączyć programowo przez ustawienie bitu przerwania globalnego (GIE), np. przerwania urządzeń peryferyjnych jak Timer w trybie timera interwałowego w momencie przepełnienia itp. 11-2016 Zygmunt Kubiak

Mikrokontrolery – System przerwań Przerwania MSP430G2553 11-2016 Zygmunt Kubiak

Mikrokontrolery – System przerwań Sterowania obsługiwane są przez kontroler przerwań Przykład kontrolera Intel 8259A Rejestr zgłoszenia przerwań IRR (ang. Interrupt Request Register) Rejestr maski przerwań IMR (ang. Interrupt Mask Register) Rejestr obsługiwanych przerwań ISR (ang. In-Service Register) Układ priorytetu 11-2016 Zygmunt Kubiak

Mikrokontrolery – System przerwań Kontroler przerwań – przykład Intel 8259A 11-2016 Zygmunt Kubiak

Mikrokontrolery – System przerwań Przerwania jednopoziomowe Przerwanie 1 – najniższy priorytet Przerwanie 3 – najwyższy priorytet żądanie przerwania 1 żądanie przerwania 2 żądanie przerwania 3 ISR program priorytet t 11-2016 Zygmunt Kubiak

Mikrokontrolery – System przerwań Przerwania wielopoziomowe Przerwanie 1 – najniższy priorytet Przerwanie 3 – najwyższy priorytet żądanie przerwania 1 żądanie przerwania 2 żądanie przerwania 3 ISR program priorytet t 11-2016 Zygmunt Kubiak

Dziękuję Zygmunt Kubiak 11-2016