Pobieranie prezentacji. Proszę czekać

Pobieranie prezentacji. Proszę czekać

1 Problematyka wykładu Podział rejestrów i liczników Metody syntezy liczników Przykłady realizacji scalonych liczników Układy realizacji równoległego wprowadzania.

Podobne prezentacje


Prezentacja na temat: "1 Problematyka wykładu Podział rejestrów i liczników Metody syntezy liczników Przykłady realizacji scalonych liczników Układy realizacji równoległego wprowadzania."— Zapis prezentacji:

1 1 Problematyka wykładu Podział rejestrów i liczników Metody syntezy liczników Przykłady realizacji scalonych liczników Układy realizacji równoległego wprowadzania informacji do rejestrów

2 2 Podział rejestrów Szeregowe Ze względu na wprowadzanie i wyprowadzanie danych RównoległeSzeregowo-równoległeRównoległo-szeregowe

3 3 Podział liczników Modulo S Do S Licznikiem nazywamy sekwencyjny układ cyfrowy służący do zliczania i pamiętania liczby impulsów podawanych w określonym przedziale czasu na jego wejście zliczające. Symbol licznika Pod względem powtarzania cyklu Układ sekwencyjny S - stanowy Wyjścia Impuls zerujący (ustawiający) Impulsy zliczane Wejścia

4 4 Podział liczników Jednokierunkowe Pod względem kierunku zliczania Dwukierunkowe (rewersyjne) Zliczające w przód Zliczające wstecz O stałej długości cyklu Pod względem długości cyklu O zmiennej długości cyklu

5 5 Pojemność licznika dwójkowego można zmieniać za pomocą układu odpowiednich sprzężeń logicznych. Wejście A B C 0362 50 000 110011010101000 J K Q C J K Q C J K Q C 1 A 1 BC Wyjście 1 Metody syntezy liczników 110 3

6 6 Pojemność licznika dwójkowego można zmieniać poprzez zdekodowanie stanu licznika odpowiadającego współczynnikowi podziału i wyzerowanie tym stanem licznika. Wejście A B C 1 J K Q C J K Q C J K Q C 1 ABC 11 RRR 000 01 4 23 0 100010 110001 101 000100 1 0 1

7 7 Metody syntezy liczników J K Q C J K Q C J K Q C Wejście 1 ABC 11 RRR 001 A B C 01 4 23 0 1 S 1 1 1 R 101 0 0 000 1 0 1 100

8 8 Metody syntezy liczników Pojemność licznika rozkładamy na czynniki i łączymy człony wynikające z tego rozkładu. J K C J K C 1:n 11 Wejście Wyjście Podział pojemności licznika w stosunku: Dzielnik częstotliwości

9 9 Metody syntezy liczników – licznik mod 6 ABC 000 Wejście A B C 01 4 23 5 0 1 J K C QJ K C 1 QJ K C 1 Q 3:1 Wejście 100010110001101 000

10 10 Metody syntezy liczników – licznik mod 7 0 3 13 102 41 03 Wejście A B C D ABC J K C QJ K C 1 QJ K C 1 Q 3:1 Wejście D J K C Q 1 1 Wyjście 000011000101010010110010100000001100

11 11 Przykłady liczników Licznik zliczający w przód na D Licznik zliczający wstecz na D

12 12 Przykłady liczników Licznik zliczający w przód na JK Licznik zliczający wstecz na JK

13 13 Realizacje scalone liczników asynchronicznych Licznik 7490 – dekada licząca ABC R0(1) A we D R S C QJ K C QJ K C QJ K C Q R0(2) R9(1) R9(2) BD we Symbol R0(1)R0(2)R9(1)R9(2) ABCD DB we A we 7490

14 14 Realizacje scalone liczników asynchronicznych Możliwe tryby pracy :2 :5 A we ABCD 7490 :2:5 A we A BCD 7490 BD we ABCD 0000 1000 0100 1100 0010 1010 0110 1110 0001 1001 BCDA 0000 1000 0100 1100 0010 0001 1001 0101 1101 0011

15 15 Realizacje scalone liczników asynchronicznych Programowalny dzielnik częstotliwości R0(1)R0(2)R9(1)R9(2) ABCD BD we A we 7490 0 We x4x4 x3x3 x2x2 x1x1 X4X4 X3X3 X2X2 X1X1 Podział przez OOOO---- OOOZ1 OOZO2 OOZZ3 OZOO4 OZOZ5 OZZO6 OZZZ7 ZOOO8 ZOOZ9 O – otwarte; Z - zamknięte Tablice programowania Przykład: Licz_90.msm; Dzielnik_czestotliwosci.msm

16 16 Realizacje scalone liczników asynchronicznych Licznik 7493 Symbol R0(1)R0(2) ABCD B we A we 7493 ABC R0(1) A we D J K C QJ K C QJ K C QJ K C Q R0(2) B we

17 17 Realizacje scalone liczników asynchronicznych Możliwe tryby pracy :2 :8 A we ABC D 7493 :2:8 A we A BCD 7493 B we ABCD 0000 1000 0100 1100 0010 1010 0110 1110 0001 1001 0101 1101 0011 1011 0111 1111 BCDA 0000 1000 0100 1100 0010 1010 0110 1110 0001 1001 0101 1101 0011 1011 0111 1111

18 18 Realizacje scalone liczników asynchronicznych Programowalny dzielnik częstotliwości R0(1)R0(2) ABCD B we A we 7493 We x4x4 x3x3 x2x2 x1x1 X4X4 X3X3 X2X2 X1X1 Podział przez OOOO---- OOOZ1 OOZO2 OOZZ3 OZOO4 OZOZ5 OZZO6 OZZZ7 ZOOO8 ZOOZ9 ZOZO10 ZOZZ11 ZZOO12 ZZOZ13 ZZZO14 ZZZZ15 O – otwarte; Z - zamknięte Tablice programowania Przykład: Dzielnik_czestotliwosci_93.msm

19 19 Licznik synchroniczny mod 5 ABC Wejście J1J1 K C QJ K C QJ K C Q RRR Zerowanie J2J2 Wejście A B C 000 012340 100010110001000

20 20 Synteza licznika synchronicznego Q n Q n+1 S RJ KD 0 0 1 1 0 1 0 --- 1 0 0 1 --- 0 0 --- 1 --- --- 1 --- 0 01010101 Zaprojektować licznik synchroniczny zliczający w kodzie Graya

21 21 Układy równoległego wprowadzania informacji do rejestrów A0A0 X Zerowanie AnAn... Q S R Q S R 0 11 xx 1 Wada: Konieczność wyzerowania rejestru przed wprowadzeniem informacji z wejść równoległych. 10 1 11 X 10 01

22 22 Układy równoległego wprowadzania informacji do rejestrów Wyzerowanie rejestru realizowane poprzez równoległe wprowadzenie wartości 0. A0A0 X AnAn... Q S R Q S R 0 10 11 XXXX 11 1 00 1001 11 01 Konieczność podawania wartości wprowadzanych równolegle w postaci prostej i zanegowanej. Wada:

23 23 Układy równoległego wprowadzania informacji do rejestrów Wyzerowanie rejestru realizowane poprzez równoległe wprowadzenie wartości 0. Wada: A0A0 X AnAn... Q S R Q S R 0 1 1 XX 1 1 1 0 0 01 1 1 1001

24 24 Układy równoległego wprowadzania informacji do rejestrów A0A0 X AnAn... Q S R Q S R Zerowanie 0 0 11 1 0 XX 0 1 00 11 1 11 00 00 0 00 11 1 1 0 01 1 0 00 01 01

25 25 Układy równoległego wprowadzania informacji z kilku źródeł X4X4... Q0Q0 S R Q1Q1 S R Zerowanie X3X3 X2X2 X1X1 A0A0 B0B0 C0C0 D0D0 AnAn BnBn CnCn DnDn Wyj 0 Wyj n Zer.X 1 X 2 X 3 X 4 Q 0 … Q n 0000100001 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 A 0 … A n B 0 … B n C 0 … C n D 0 … D n 0 … 0

26 26 Przykład Zbudować, wykorzystując przerzutnik typu JK, 3-bitowy rejestr szeregowo- równoległy z możliwością wyprowadzania informacji do dwóch odbiorników. J K C QJ K C Q J K C Q Wej. danych ABC Wej. zegarowe Tryb DANE TRYB STER WY1WY2 Wyb. wyjścia DANE TRYB STER WY1WY2 DANE TRYB STER WY1WY2

27 27 Przykład Zbudować, wykorzystując przerzutnik typu JK, 3-bitowy rejestr szeregowo- równoległy z możliwością wyprowadzania informacji do dwóch odbiorników. DANE TRYB STER WY1WY2 TRYB(T)STER(S)DANE(D)WY1WY2 01000 00110 00000 1XX00 01101 S D T 00011110 10000 00100 S D T 00011110 10000 00010

28 28 Realizacja przykładowego układu sekwencyjnego x1x1 x2x2 y t t t S1S1 S2S2 S1S1 S3S3 S4S4 S5S5 S6S6 S2S2 S4S4 S3S3 S1S1 Równoważność stanów Moorea Mealyego

29 29 Realizacja przykładowego układu sekwencyjnego x1x1 x2x2 y t t t S1S1 S2S2 S1S1 S3S3 S4S4 S5S5 S6S6 S2S2 S4S4 S3S3 S1S1 X 1 X 2 S 00011011Y S1S1 ---S3S3 S2S2 0 S2S2 S1S1 S4S4 0 S3S3 S1S1 S4S4 0 S4S4 S3S3 S5S5 0 S5S5 S6S6 1 S6S6 S2S2 1 X 1 X 2 S 00011011 S1S1 ---S 3 /0S 2 /0--- S2S2 S 1 /0--- S 4 /0 S3S3 S 1 /0--- S 4 /0 S4S4 ---S 3 /0S 5 /1--- S5S5 S 6 /1--- S6S6 S 2 /0--- Automat Moorea Automat Mealyego

30 30 Realizacja przykładowego układu sekwencyjnego X 1 X 2 S 00011011Y S1S1 ---S3S3 S2S2 0 S2S2 S1S1 S4S4 0 S3S3 S1S1 S4S4 0 S4S4 S3S3 S5S5 0 S5S5 S6S6 1 S6S6 S2S2 1 Automat Moorea Minimalizacja liczby stanów 2 3 4 5 6 12345 Tablica trójkątna S2S5S2S5 S 1 S 2 S 3 S a S 5 S 6 S b

31 31 Realizacja przykładowego układu sekwencyjnego X 1 X 2 S 00011011Y S1S1 ---S3S3 S2S2 0 S2S2 S1S1 S4S4 0 S3S3 S1S1 S4S4 0 S4S4 S3S3 S5S5 0 S5S5 S6S6 1 S6S6 S2S2 1 Automat Moorea Automat zminimalizowany S 1 S 2 S 3 S a S 5 S 6 S b X 1 X 2 S 00011011Y SaSa SaSa SaSa SaSa S4S4 0 S4S4 ---SaSa SbSb 0 SbSb SbSb SaSa 1 Tablica przejść i wyjść automatu zminimalizowanego


Pobierz ppt "1 Problematyka wykładu Podział rejestrów i liczników Metody syntezy liczników Przykłady realizacji scalonych liczników Układy realizacji równoległego wprowadzania."

Podobne prezentacje


Reklamy Google