Pobieranie prezentacji. Proszę czekać

Pobieranie prezentacji. Proszę czekać

ARCHITEKTURA KOMPUTERÓW definicja komputera PROCESOR PAMIĘĆ OPERACYJNA URZĄDZENIA ZEWNĘTRZNE.

Коpie: 1
ARCHITEKTURA KOMPUTERÓW definicja komputera PROCESOR PAMIĘĆ OPERACYJNA URZĄDZENIA ZEWNĘTRZNE.

Podobne prezentacje


Prezentacja na temat: "ARCHITEKTURA KOMPUTERÓW definicja komputera PROCESOR PAMIĘĆ OPERACYJNA URZĄDZENIA ZEWNĘTRZNE."— Zapis prezentacji:

1 ARCHITEKTURA KOMPUTERÓW definicja komputera PROCESOR PAMIĘĆ OPERACYJNA URZĄDZENIA ZEWNĘTRZNE

2 PAMIĘĆ OPERACYJNA (PAO) bezpośrednio dostępna dla procesora zestaw ponumerowanych komórek do przechowywania ciągów binarnych 01n01n m

3 PROCESOR procesor : układ, który samoczynnie realizuje program program : ciąg poleceń, które może wykonywać procesor polecenie rozkaz, zapisany jako ciąg binarny program sekwencja (ciąg) rozkazów lista rozkazów ( charakteryzuje procesor ) lokalizacja programu : PAO ( von Neumann 1946 )

4 podstawowy cykl pracy procesora POBIERZ ROZKAZ Z PAMIĘCI OPERACYJNEJ WYKONAJ ROZKAZ

5 POBIERZ ROZKAZ Z PAMIĘCI OPERACYJNEJ WSKAZANY PRZEZ LICZNIK ROZKAZÓW WYKONAJ ROZKAZ ZMIEŃ ZAWARTOŚĆ LICZNIKA ROZKAZÓW wskazanie rozkazu do wykonania : licznik rozkazów, wskaźnik rozkazu ( rejestr ) LR LR + 1 LR LR + N

6 Budowa rozkazu bezargumentowy 1 - argumentowy 2 - argumentowy Arg : liczba, adres PAO, ozn. rejestru procesora KodOp Arg Arg1 Arg2

7 Prosty procesor Rejestr A Rejestr B Licznik Rozkazów Wskaźnik Stosu RR RA RB LR WS ARYTMOMETR + - STEROWANIE KodOp R Arg Rejestr Rozkazu

8 pole KodOp : kod ( numer ) rozkazu pole R : wskazuje RA ( 0 ) albo RB ( 1 ) pole Arg : liczba NN albo adres komórki pamięci AP KodOp R Arg Rejestr Rozkazu

9 Lista rozkazów, mnemoniczne kody rozkazów rozkazy przesyłania danych SETR, NN MOVR, AP MOVAP, R

10 rozkazy arytmetyczne ADDR, AP SUBR, AP INCR DECR rozkazy skoków JMPAP JZR, AP rozkazy wprowadzania - wyprowadzania danych INR, NN OUTNN, R

11 postać binarna rozkazu SET RA, 45H RR SET R NN realizacja rozkazu SET RA, 45H 1. RR PAO ( LR ) 2. LR LR dekodowanie KodOP 4. RA RR.Arg

12 postać binarna rozkazu ADD RB, 5AEH RR ADD R AP realizacja rozkazu ADD RB, 5AEH 1. RR PAO ( LR ) 2. LR LR dekodowanie KodOP 4. RT PAO ( RR.Arg ) 5. Arytmometr RB, RT, PLUS 6. RB Arytmometr

13 zmiana sekwencji rozkazów skok bezwarunkowy JMP LR JMP JMP

14 wykonanie rozkazu JMP RR PAO ( LR ) 2. LR LR dekodowanie KodOP 4. LR RR.Arg skok warunkowy JZ RA, RR PAO ( LR ) 2. LR LR dekodowanie KodOP 4. jeżeli RA == 0 to LR RR.Arg

15 prosty program S = Σ a i 1 i n n, a 1, a 2,..., a n 100 : SET RA, 0; zeruj sumę S 101 : MOV 200, RA; zapamiętaj S 102 : IN RB, 1; czytaj n 103 : IN RA, 1; czytaj a 104 : ADD RA, 200; a + S 105 : MOV 200, RA; zapamiętaj S 106 : DEC RB; n – : JZ RB, 109; skocz gdy n = : JMP 103; skocz gdy n : OUT 2, RA; wyprowadź wynik

16 modyfikacja argumentu rozkazu adresowanie bezwzględne : adres PAO = argument adresowanie względne : adres PAO = argument + zawartość rejestru dodatkowe pole w rozkazie KodOP R M Arg RA RB bez modyfikacji modyfikacja przez RA

17 MOV RB, RA RAAdres

18 zerowanie obszaru pamięci o długości 2038 bajtów począwszy od adresu : SET RB, 2038; długość 301 : MOV 150, RB; pamiętaj 302 : MOV RA, 0; modyfikator 303 : MOV RB, 0; wartość 304 : MOV RA , RB; zeruj 305 : INC RA; modyfikator : MOV RB, 150; odczytaj 307 : DEC RB; długość : MOV 150, RB; pamiętaj 309 : JZ RB, 311; gdy koniec 310 : JMP 303; powrót 311 :; koniec

19 stos – zapis / odczyt 0101 WS NDDNDD wzrost stosu WS skracanie stosu szczyt stosu

20 PUSH R POP R PAO ( WS ) R WS WS + 1 WS WS – 1 R PAO ( WS ) istnieją inne realizacje

21 stos – wywoływanie podprogramów CALL Y X X+1 RET Y WS X + 1 WS

22 CALL AP RET PAO ( WS ) LR WS WS + 1 WS WS – 1 LR PAO ( WS ) LR AP

23 ADRESACJA PAMIĘCI adres k bitów 2 k adresów n = 2 k k = log 2 n 0 2 k - 1 k MB k = 20 4 GB k = 32

24 RAM, ROM, PROM, EPROM, EEPROM, flash ROM czas zapisu / odczytu : od 10 ns pojemność (PC) : od 1GB

25 segmentacja pamięci 2 k n k-1 n-1 RPS RAD RKS 0 n < < k k = 32 4 GB n = kB

26 RPSRAD k-1 0 n k-1 0 RAF > k-1 0 RKSDOBRZE BŁĄD przeadresator układowy 1 program 1 segment 1 program wiele segmentów

27 NrSeg NrBajtu Adres pierwotny Adres 32 bity Długość 32 bity błąd 31 0 Adres fizyczny

28 pamięć wirtualna Czas dostępuPojemność Pamięć RAM100 ns2 GB Pamięć dyskowa10 ms500 GB x 250 x

29 pamięć wirtualna: z punktu widzenia programu pamięć adresowana liniowo o dużej pojemności ( np. 40GB ) realizowana za pomocą pamięci dwupoziomowej : stronicowanie PAO PZ kB

30 NrStrony NrBajtu Adres pierwotny Tabela Stron Adres strony P Adres fizyczny 0101 gdy P = 0 system operacyjny sprowadza stronę % trafień

31 pamięć notatnikowa ( cache ) Procesor 2 GHZ 0,5 ns RAM 100 ns 200 x szybka pamięć pomiędzy procesorem a RAM (10 ns)

32 NrWiersza NrBajtu Adres fizyczny RAM Pamięć Asocjacyjna Pamięć Danych NrW 128 B tak nie kB

33 pamięć hierarchiczna Pamięć notatnikowa I rzędu Pamięć RAM/ROM Pamięć dyskowa Pamięć notatnikowa II rzędu Pamięć operacyjna Pamięć wirtualna

34 System przerwań IN R, NN ; odczyt znaku z klawiatury Procesor : 1 rozkaz 1 μs * = 1 s Człowiek : 1 znak 1 s * = s (ok. 12 dni) procesor wykonuje inne rozkazy do czasu otrzymania sygnału gotowości urządzenia : sygnał przerwania

35 reakcja na sygnał przerwania składowanie stanu procesora zawsze w tym samym miejscu stos systemu operacyjnego stos programu użytkowego ustalenie adresu podprogramu obsługi przerwania adres zawsze taki sam adres obliczany na postawie numeru przerwania (wektoryzacja) wykonanie programu obsługi przerwania na końcu podprogramu obsługi przerwania rozkaz powrotu do przerwanego programu (RETI)

36 POBRANIE ROZKAZU POWIĘKSZENIE LR WYKONANIE ROZKAZU PRZERWANIE ? NIE ZAPAMIĘTAJ LR DO LR WPISZ ADRES PODPROGRAMU OBSŁUGI PRZERWANIA TAK

37 realizacja procesora – RISC : dla każdego rozkazu zestaw układów cyfrowych – CISC : wewnętrzny mikroprocesor, rozkaz mikroprogram

38 kanały danych ( DMA ) Adres PAO Licznik bajtów DMA Procesor INTR HOLD HLDA PAO READ WRITE READ WRITE UZ ACK WRITE READ

39 architektura PC MAGI- STRALA ProcesorRAMROMP. Notat.Ster. Graf.Ster. Dysk MonitorHD CD Sterownik Magistrali Sterownik Klawiat. Zegar Analizator Przerwań DMA Sterownik USB CHIPSET

40 udoskonalenia podstawowej pętli pracy procesora – przetwarzanie potokowe – kilka arytmometrów ( stało i zmiennopozycyjnych ) – wykonanie kilku rozkazów równocześnie ADD RA, 5ADD RA, 25 ADD RB, 27MOV 100, RA – predykcja skoków pobieranie rozkazu przygotowanie argumentów wykonanie rozkazu RK3 RK2 RK1

41 ... RWA RWB AA A... komputery wektorowe i macierzowe

42 komputery wieloprocesorowe, wielordzeniowe PAO P1 P2 Pn...

43 Połączenia P1 P2 Pn... PAO 1 PAO 2 PAO n...

44 superkomputery ( ) 1. K computer, RIKEN Advanced Institute for Computational Science (AICS), Japan, SPARC64 VIIIfx 2.0GHz, Tofu interconnect, 10.5 PFlop/s, Fujitsu 2.NUDT YH MPP, National Supercomputing Center in Tianjin, China, Xeon X5670 6C, 2.93 GHz, NVIDIA 2050, 2.5 PFlop/s, NUDT 3.Cray XT5-HE, DOE/SC/Oak Ridge National Laboratory, United States, Opteron 6-core, 2.6 GHz, 2.3 PFlop/s, Cray Inc.

45 ad 1. – SPARC64 VIIIfx, 2.0GHz, 8 rdzeni, 45 nm CMOS – procesorów, rdzeni – 864 obudowy, w obudowie: 102 procesory SPARC, 6 procesorów I/O, – dla każdego procesora SPARC 16GB PAO, razem 1,4 PB

46 – pobór mocy elektrycznej 12.7 MW – układ połączeń : 6-wymiarowy torus – system operacyjny : Linux – moc obliczeniowa 10.5 PFlop/s (sprawność 93,2%)

47 Sieci Komputerowe sieć rozległa ARPA od 1957, uruchomienie 1969 ok. 20 komputerów K K K

48

49 Interface Message Processor K K K IMP

50 sieci lokalne, lata 70-te SERWER K K K K

51 Internet (1983) : globalna sieć komputerowa powstała z połączenia wielu sieci lokalnych za pomocą sieci rozległych (szkieletowych) wspólna metoda przesyłania danych : protokół TCP/IP rozproszona struktura własności Komisja Standaryzacyjna Komisja Przydzielająca Adresy

52 Protokół IP : ramki danych, adresy IP NAGŁÓWEK DANE UŻYTKOWE adres IP odbiorcy

53 adresy IP : 32 bity (4 bajty) ponad 4,2 mld adres ów

54 grupy adresów nr_sieci | nr_komputera – A : | ok. 17 mln komputerów 126 sieci – B : | ok. 65 tys. komputerów ok. 16 tys. sieci – C : | 254 komputery ok. 2 mln sieci

55

56 adres sieci Komisja adres komputera administrator sieci : ustawić w systemie operacyjnym sieci prywatne x.x dynamiczny przydział adresu IP : DHCP IPv4 IPv6 : adres 128 bitów numery portów :3422

57 przełącznik trasujący (router) tablice trasowania (routing) R R R R R R R KK KK K K

58

59 Usługi Internetu przesyłanie plików : ftp ftp.man.poznan.plftp.man.poznan.pl poczta elektroniczna zdalna praca : telnet, putty, ssh strony WWW

60 WWW Timothy B. Lee, CERN, 1991 – plik powitanie/info – automatyczne sprowadzanie/wyświetlanie – stała nazwa : index.html – strona WWW plik danych podział na – serwery WWW przechowują i udostępniają strony (pliki) – terminale WWW sprowadzają i wyświetlają strony (pliki)

61 oprogramowanie – serwer WWW Apache, IIS – przeglądarka WWW Internet Explorer, Chrome Netscape, Mozilla, Opera, Firefox nazwy serwerów WWW URL kraj rodzaj podstawowe domeny.com.edu.net.gov.org domena główna

62 nazwy stron WWW URL zamiana URL IP : serwery DNS K DNS S IP DNS | URL S IP K | IP S IP S | URL S IP K | plik

63 rezerwacja domen – Polska NASK,... domena regionalna.poznan.pl : 50 zł/rok domena funkcjonalna.com.pl : 150 zł/rok domena ogólnopolska.onet.pl : 200 zł/rok – USA BetterWhois.com lista firm, $20/rok

64 dostęp do Internetu – modem analogowy 56 kb/s ~ 5 kB/s komputer modem komputer modem l. telef. f [Hz] "0" "1"

65 – modem cyfrowy ADSL wiele kanałów częstotliwościowych – max 6144 kb/s ~600 kB/s ok. 4 km – Neostrada 1024/256,..., 4096/1024kb/s – częstotliwości ortogonalne

66 N 1 N 2 O 3 N 4 N 247 O 1 O 2 N 3 O 4 O 247 f 1 f 2 f 3 f 4 f 247 f 1 f 2 f 3 f 4 f 247 KLIENT SIEĆ

67 – łącze kablowe skrętka do 1Gb/s światłowód do 10 Gb/s – łącza radiowe Bluetooth 1 Mb/s 2.4 GHz 10 m WiFi b 11 Mb/s 2.4 Ghz 30 m Hot Spot GSM : GPRS ok. 50 kbit/s, EDGE do 240 kbit/s UMTS do 14,4 Mbit/s. LTE do 300 Mbit/s

68 Sieć naukowa PIONIER (10 GB/s)

69 struktura warstwowa sieci komputerowej – model warstwowy Prezes Tłumacz a w Tłumacz b a Sekretarka Mejl WĘGRY BIRMA

70 struktura warstwowa sieci komputerowej – model warstwowy OSI prezentacji sesji transport. sieciowa łącza danych fizyczna prezentacji sesji transport. sieciowa łącza danych fizyczna aplikacji

71 – fizyczna : transmisja bitów – łącza danych : ramki, poprawność, potwierdzenia retransmisje – sieciowa : trasa transmisji ramki – transportowa : podział danych na bloki, przesył w odpowiedniej kolejności, szyfrowanie – sesji : sterowanie dialogiem partnerów – prezentacji : definicja formatu danych i ich transformacja dla aplikacji – aplikacji : dostęp do sieci dla aplikacji partnerów

72 transmisja danych do/z urządzeń zewnętrznych łącze równoległe – 25-pin, DATA[ 8 ], STROBE/, ACK/, BUSY

73 – "1" +5V, "0" 0V – prędkość dla trybu Centronics ok kB/s – ECP, EPP prędkość MB/s

74 łącze szeregowe RS232C – asynchroniczna transmisja szeregowa S P K

75 TxD K1 RxD GND TxD RxD K2 GND – "1" -3 ÷ -25V, "0" +3 ÷ +25V – prędkości 150, 300, 600, 1200, 2400, , 19200, 38400, b/s

76 łącze PS2 – klawiatura i myszka 6-pin Mini-DIN (PS/2): 1 – Data 2 - Nothing 3 - Ground 4 - Vcc (+5V) 5 - Clock 6 - Nothing

77

78 port USB – szybkie łącze szeregowe – "1" D+ != D- ; "0" D+ == D- – USB Mb/s ; USB Mb/s

79

80 łącze ThunderBolt – bardzo szybkie łącze szeregowe 10 Gbit/s – kabel miedziany do 100 m 100 Gbit/s – kabel światłowodowy


Pobierz ppt "ARCHITEKTURA KOMPUTERÓW definicja komputera PROCESOR PAMIĘĆ OPERACYJNA URZĄDZENIA ZEWNĘTRZNE."

Podobne prezentacje


Reklamy Google