ARCHITEKTURA KOMPUTERÓW

Prezentacja na temat: "ARCHITEKTURA KOMPUTERÓW"— Zapis prezentacji:

1 ARCHITEKTURA KOMPUTERÓW
·       definicja komputera PAMIĘĆ OPERACYJNA PROCESOR URZĄDZENIA ZEWNĘTRZNE

2 PAMIĘĆ OPERACYJNA (PAO)
 ·   bezpośrednio dostępna dla procesora ·   zestaw ponumerowanych komórek do przechowywania ciągów binarnych m 1 n .

3 PROCESOR ·       procesor : układ, który samoczynnie realizuje program ·       program : ciąg poleceń, które może wykonywać procesor ·       polecenie → rozkaz, zapisany jako ciąg binarny ·  program → sekwencja (ciąg) rozkazów ·       lista rozkazów ( charakteryzuje procesor ) ·       lokalizacja programu : PAO ( von Neumann 1946 )

4 · podstawowy cykl pracy procesora
POBIERZ ROZKAZ Z PAMIĘCI OPERACYJNEJ WYKONAJ ROZKAZ

5 · wskazanie rozkazu do wykonania :
licznik rozkazów, wskaźnik rozkazu ( rejestr ) POBIERZ ROZKAZ Z PAMIĘCI OPERACYJNEJ WSKAZANY PRZEZ LICZNIK ROZKAZÓW ZMIEŃ ZAWARTOŚĆ LICZNIKA ROZKAZÓW WYKONAJ ROZKAZ · LR ← LR LR ← LR + N

6 · Arg : liczba, adres PAO, ozn. rejestru procesora
Budowa rozkazu bezargumentowy 1 - argumentowy 2 - argumentowy ·       Arg : liczba, adres PAO, ozn. rejestru procesora KodOp Arg Arg1 Arg2

7 Prosty procesor Rejestr Rozkazu RR KodOp R Arg RA + - Rejestr A RB LR
WS ARYTMOMETR + - Rejestr A Rejestr B STEROWANIE Licznik Rozkazów Wskaźnik Stosu

8 pole KodOp : kod ( numer ) rozkazu
pole R : wskazuje RA ( 0 ) albo RB ( 1 ) pole Arg : liczba NN albo adres komórki pamięci AP Rejestr Rozkazu KodOp R Arg

9 Lista rozkazów, mnemoniczne kody rozkazów
rozkazy przesyłania danych SET R, NN MOV R, AP MOV AP, R

10 rozkazy arytmetyczne ADD R, AP SUB R, AP INC R DEC R rozkazy skoków JMP AP JZ R, AP rozkazy wprowadzania - wyprowadzania danych IN R, NN OUT NN, R

11 · postać binarna rozkazu SET RA, 45H
RR SET R NN ·    realizacja rozkazu SET RA, 45H 1.  RR ← PAO ( LR ) 2.  LR ← LR + 1 3.  dekodowanie KodOP 4.  RA ← RR.Arg

12 · postać binarna rozkazu ADD RB, 5AEH
ADD R AP RR ·       realizacja rozkazu ADD RB, 5AEH 1.  RR ← PAO ( LR ) 2.  LR ← LR + 1 3.  dekodowanie KodOP 4.  RT ← PAO ( RR.Arg ) 5.  Arytmometr ← RB, RT, PLUS 6.  RB ← Arytmometr

13 zmiana sekwencji rozkazów · skok bezwarunkowy JMP
+1 85 86 250 251 252 370 371 . LR +1 JMP +1 JMP 85

14 ·       wykonanie rozkazu JMP 370
1.  RR ← PAO ( LR ) 2.  LR ← LR + 1 3.  dekodowanie KodOP 4.  LR ← RR.Arg ·       skok warunkowy JZ RA, 3223 4.  jeżeli RA == 0 to LR ← RR.Arg

15 prosty program  S = Σ ai ≤ i ≤ n n, a1, a2, ... , an   100 : SET RA, 0 ; zeruj sumę S 101 : MOV 200, RA ; zapamiętaj S 102 : IN RB, 1 ; czytaj n 103 : IN RA, 1 ; czytaj a 104 : ADD RA, 200 ; a + S 105 : MOV 200, RA ; zapamiętaj S 106 : DEC RB ; n – 1 107 : JZ RB, 109 ; skocz gdy n = 0 108 : JMP ; skocz gdy n ≠ 0 109 : OUT 2, RA ; wyprowadź wynik

16 modyfikacja argumentu rozkazu
adresowanie bezwzględne : adres PAO = argument adresowanie względne : adres PAO = argument + zawartość rejestru dodatkowe pole w rozkazie KodOP R M Arg RA RB bez modyfikacji modyfikacja przez RA 1 1

17 MOV RB, RA + 500 RA Adres 500 1 501 2 502 150 650 151 651 3265 3765

18 zerowanie obszaru pamięci o długości 2038 bajtów począwszy od adresu 1033
300 : SET RB, ; długość 301 : MOV 150, RB ; pamiętaj 302 : MOV RA, 0 ; modyfikator 303 : MOV RB, 0 ; wartość 304 : MOV RA , RB ; zeruj 305 : INC RA ; modyfikator+1 306 : MOV RB, 150 ; odczytaj 307 : DEC RB ; długość-1 308 : MOV 150, RB ; pamiętaj 309 : JZ RB, 311 ; gdy koniec 310 : JMP ; powrót 311 : ; koniec

19 stos – zapis / odczyt wzrost stosu skracanie stosu 1 WS szczyt stosu
1 wzrost stosu skracanie stosu WS szczyt stosu WS N D szczyt stosu

20 PUSH R POP R ↓ ↓ PAO ( WS ) ← R WS ← WS + 1 WS ← WS – R ← PAO ( WS ) istnieją inne realizacje

21 stos – wywoływanie podprogramów
CALL Y X X+1 RET Y . WS X + 1

22 CALL AP RET ↓ ↓ PAO ( WS ) ← LR WS ← WS + 1 WS ← WS – LR ← PAO ( WS ) LR ← AP

23 ADRESACJA PAMIĘCI adres k bitów  2k adresów n = 2k k = log2 n
2k - 1 k 1 MB  k = GB  k = 32

24 RAM, ROM, PROM, EPROM, EEPROM, flash ROM
czas zapisu / odczytu : od 10 ns pojemność (PC) : od 1GB

25 segmentacja pamięci n < < k k = 32  4 GB n = 16  16 kB k-1 RPS
k-1 RPS n-1 RAD 2n - 1 k-1 RKS n < < k k = 32  4 GB n = 16  kB 2k - 1

26 + > przeadresator układowy 1 program  1 segment
RPS RAD + k RAF k > RKS DOBRZE 1 program  1 segment 1 program  wiele segmentów BŁĄD

27 NrSeg NrBajtu Adres pierwotny Adres 32 bity Długość 32 bity błąd Adres fizyczny

28 pamięć wirtualna Czas dostępu Pojemność Pamięć RAM 100 ns 2 GB
Pamięć dyskowa 10 ms 500 GB x x

29 realizowana za pomocą pamięci dwupoziomowej : stronicowanie
pamięć wirtualna: z punktu widzenia programu pamięć adresowana liniowo o dużej pojemności ( np. 40GB ) realizowana za pomocą pamięci dwupoziomowej : stronicowanie PAO PZ . 4kB

30 gdy P = 0 system operacyjny sprowadza stronę
NrStrony NrBajtu Adres pierwotny Tabela Stron 1 Adres strony P gdy P = system operacyjny sprowadza stronę 80  90 % trafień Adres fizyczny

31 pamięć notatnikowa ( cache )
Procesor  2 GHZ  0,5 ns RAM  100 ns 200 x szybka pamięć pomiędzy procesorem a RAM (10 ns)

32 Adres fizyczny RAM NrWiersza NrBajtu Pamięć Asocjacyjna Pamięć Danych NrW 128 B NrW 1 128 B . . NrW 255 128 B 32 kB tak nie

33 pamięć hierarchiczna Pamięć notatnikowa I rzędu Pamięć operacyjna
RAM/ROM dyskowa II rzędu Pamięć operacyjna Pamięć wirtualna

34 System przerwań IN R, NN ; odczyt znaku z klawiatury Procesor : 1 rozkaz μs * = 1 s Człowiek : 1 znak s * = s (ok. 12 dni) procesor wykonuje inne rozkazy do czasu otrzymania sygnału gotowości urządzenia : sygnał przerwania

35 reakcja na sygnał przerwania
składowanie stanu procesora zawsze w tym samym miejscu stos systemu operacyjnego stos programu użytkowego  ustalenie adresu podprogramu obsługi przerwania adres zawsze taki sam adres obliczany na postawie numeru przerwania (wektoryzacja)  wykonanie programu obsługi przerwania na końcu podprogramu obsługi przerwania rozkaz powrotu do przerwanego programu (RETI)

36 WPISZ ADRES PODPROGRAMU OBSŁUGI PRZERWANIA
POBRANIE ROZKAZU POWIĘKSZENIE LR WYKONANIE ROZKAZU NIE TAK ZAPAMIĘTAJ LR PRZERWANIE ? DO LR WPISZ ADRES PODPROGRAMU OBSŁUGI PRZERWANIA

37 realizacja procesora RISC : dla każdego rozkazu zestaw układów cyfrowych CISC : wewnętrzny mikroprocesor, rozkaz  mikroprogram

38 kanały danych ( DMA ) DMA INTR Procesor Adres PAO HOLD HLDA
Licznik bajtów ACK READ WRITE UZ PAO WRITE READ READ WRITE

39 architektura PC CD Monitor HD Procesor RAM ROM P. Notat. Ster. Graf.
Ster. Dysk MAGI- STRALA Sterownik Magistrali Sterownik Klawiat. Zegar Analizator Przerwań DMA Sterownik USB CHIPSET

40 przygotowanie argumentów
udoskonalenia podstawowej pętli pracy procesora przetwarzanie potokowe kilka arytmometrów ( stało i zmiennopozycyjnych ) wykonanie kilku rozkazów równocześnie ADD RA, 5 ADD RA, 25 ADD RB, 27 MOV 100, RA predykcja skoków pobieranie rozkazu przygotowanie argumentów wykonanie rozkazu RK RK RK1

41 komputery wektorowe i macierzowe
RWA RWB A

42 komputery wieloprocesorowe, wielordzeniowe
PAO P1 P2 Pn

43 Połączenia P1 P2 Pn PAO 1 2 n

44 superkomputery ( ) 1. K computer, RIKEN Advanced Institute for Computational Science (AICS), Japan, SPARC VIIIfx 2.0GHz, Tofu interconnect, 10.5 PFlop/s, Fujitsu NUDT YH MPP, National Supercomputing Center in Tianjin, China, Xeon X5670 6C, GHz, NVIDIA 2050, 2.5 PFlop/s, NUDT Cray XT5-HE, DOE/SC/Oak Ridge National Laboratory, United States, Opteron 6-core, 2.6 GHz, 2.3 PFlop/s, Cray Inc.

45 ad 1. SPARC64 VIIIfx, 2.0GHz, 8 rdzeni, 45 nm CMOS 88128 procesorów, rdzeni 864 obudowy, w obudowie: 102 procesory SPARC, 6 procesorów I/O, dla każdego procesora SPARC 16GB PAO, razem 1,4 PB

46 pobór mocy elektrycznej 12.7 MW
układ połączeń : 6-wymiarowy torus system operacyjny : Linux moc obliczeniowa 10.5 PFlop/s (sprawność 93,2%)

47 sieć rozległa ARPA od 1957, uruchomienie 1969
Sieci Komputerowe sieć rozległa ARPA od 1957, uruchomienie 1969 ok. 20 komputerów K

48

49 Interface Message Processor
K IMP

50 sieci lokalne, lata 70-te SERWER K

51 Internet (1983) : globalna sieć komputerowa powstała z połączenia wielu sieci lokalnych za pomocą sieci rozległych (szkieletowych) wspólna metoda przesyłania danych : protokół TCP/IP rozproszona struktura własności Komisja Standaryzacyjna Komisja Przydzielająca Adresy

52 Protokół IP : ramki danych , adresy IP
NAGŁÓWEK DANE UŻYTKOWE adres IP odbiorcy

53 adresy IP : 32 bity (4 bajty)
ponad 4,2 mld adresów

54 grupy adresów nr_sieci | nr_komputera
A :  | ok. 17 mln komputerów 126 sieci B :  | ok. 65 tys. komputerów ok. 16 tys. sieci C :  | komputery ok. 2 mln sieci

55

56 adres sieci  Komisja adres komputera  administrator sieci : ustawić w systemie operacyjnym sieci prywatne x.x dynamiczny przydział adresu IP : DHCP IPv4  IPv6 : adres 128 bitów numery portów :3422

57 przełącznik trasujący (router) tablice trasowania (routing)

58

59 Usługi Internetu przesyłanie plików : ftp  ftp.man.poznan.pl poczta elektroniczna zdalna praca : telnet, putty, ssh strony WWW

60 WWW Timothy B. Lee, CERN, 1991 plik powitanie/info automatyczne sprowadzanie/wyświetlanie stała nazwa : index.html strona WWW  plik danych podział na serwery WWW  przechowują i udostępniają strony (pliki) terminale WWW  sprowadzają i wyświetlają strony (pliki)

61 www.wp.pl www.microsoft.com
oprogramowanie serwer WWW  Apache, IIS przeglądarka WWW  Internet Explorer, Chrome Netscape, Mozilla, Opera, Firefox nazwy serwerów WWW  URL kraj rodzaj podstawowe domeny .com .edu .net .gov .org domena główna

62 IPDNS | URLS IPK | IPS IPS | URLS
nazwy stron WWW  URL zamiana URL  IP : serwery DNS DNS IPDNS | URLS IPK | IPS IPS | URLS K S IPK | plik

63 rezerwacja domen Polska  NASK, ... domena regionalna poznan.pl : zł/rok domena funkcjonalna .com.pl : zł/rok domena ogólnopolska .onet.pl : zł/rok USA  BetterWhois.com  lista firm, $20/rok

64 modem analogowy 56 kb/s  ~ 5 kB/s
dostęp do Internetu modem analogowy 56 kb/s  ~ 5 kB/s komputer modem l. telef. f [Hz] "0" "1"

65 modem cyfrowy ADSL  wiele kanałów częstotliwościowych
max kb/s  ~600 kB/s ok. 4 km Neostrada /256 , ... , 4096/1024kb/s częstotliwości ortogonalne

66 KLIENT SIEĆ f1 f2 f3 f4 f247 N1 N2 O3 N4 N247 O1 O2 N3 O4 O247 f1 f2

67 łącze kablowe skrętka do 1Gb/s światłowód do 10 Gb/s łącza radiowe Bluetooth 1 Mb/s GHz 10 m WiFi b 11 Mb/s Ghz 30 m Hot Spot GSM : GPRS ok. 50 kbit/s, EDGE do 240 kbit/s UMTS do 14,4 Mbit/s. LTE do 300 Mbit/s

68 Sieć naukowa PIONIER (10 GB/s)

69 struktura warstwowa sieci komputerowej model warstwowy
Prezes Tłumacz a  w b  a Sekretarka Mejl WĘGRY BIRMA

70 struktura warstwowa sieci komputerowej model warstwowy OSI
prezentacji sesji transport. sieciowa łącza danych fizyczna aplikacji

71 fizyczna : transmisja bitów
łącza danych : ramki, poprawność, potwierdzenia retransmisje sieciowa : trasa transmisji ramki transportowa : podział danych na bloki, przesył w odpowiedniej kolejności, szyfrowanie sesji : sterowanie dialogiem partnerów prezentacji : definicja formatu danych i ich transformacja dla aplikacji aplikacji : dostęp do sieci dla aplikacji partnerów

72 transmisja danych do/z urządzeń zewnętrznych
łącze równoległe 25-pin, DATA[ 8 ] , STROBE/, ACK/ , BUSY

73 "1"  +5V , "0"  0V prędkość dla trybu Centronics ok kB/s ECP, EPP prędkość MB/s

74 asynchroniczna transmisja szeregowa
łącze szeregowe RS232C asynchroniczna transmisja szeregowa S P K

75 TxD K RxD GND RxD K2 "1"  -3 ÷ -25V , "0"  +3 ÷ +25V prędkości 150, 300, 600, 1200, 2400, , 19200, 38400, b/s

76 łącze PS2 klawiatura i myszka 6-pin Mini-DIN (PS/2): 1 – Data
2 - Nothing 3 - Ground 4 - Vcc (+5V) 5 - Clock 6 - Nothing

77

78 port USB szybkie łącze szeregowe "1"  D+ != D- ; "0"  D+ == D- USB 1.0  12 Mb/s ; USB 2.0  480 Mb/s

79

80 łącze ThunderBolt bardzo szybkie łącze szeregowe 10 Gbit/s – kabel miedziany do 100 m 100 Gbit/s – kabel światłowodowy