Pobieranie prezentacji. Proszę czekać

Pobieranie prezentacji. Proszę czekać

LOGO Testowanie pamięci półprzewodnikowych Małgorzata Drobina Krzysztof Płókarz.

Podobne prezentacje


Prezentacja na temat: "LOGO Testowanie pamięci półprzewodnikowych Małgorzata Drobina Krzysztof Płókarz."— Zapis prezentacji:

1 LOGO Testowanie pamięci półprzewodnikowych Małgorzata Drobina Krzysztof Płókarz

2 Zagadnienia 1. Rodzaje pamięci 2. Występujące uszkodzenia 3. Wzory testowe 4. Testery Verigy 5. NAND-tree 6. Technologia SCITT 7. mBISTAchitect

3 Rodzaje pamięci

4 Read-only memory (ROM) Mask programmable  zawartość komórek ustalana na etapie produkcji  brak możliwości przeprogramowania  produkcja masowa mało kosztowna, dlatego stosuje się tę pamięć do generatorów znaków w układach, pozytywek, w Game-Boyach, Sega, Nintendo  pewne w działaniu, duża niezawodność

5 Rodzaje pamięci Read-only memory (ROM)  magistrala adresowa A  magistrala danych D  CS (chip select) - linia uaktywnia układ pamięci, w stanie wysokim nie reaguje na sygnały, a magistrala danych przechodzi w stan wysokiej impedancji  OE (output enable) – w stanie niskim podłącza wewnętrzną magistralę danych do zewnętrznej

6 Rodzaje pamięci Read-only memory (ROM)  adres komórki jest przekazywany do dekodera wierszy i kolumn  w komórkach z „1” WL (word line) jest połączona z BL (bit line) tranzystorem bądź diodą  prąd linią BL biegnie do wzmacniacza i dalej na magistralę danych

7 Rodzaje pamięci Programmable ROM (PROM)  zawartość komórek to same jedynki  programowanie jednorazowe przy pomoy PROM burnera – połączenia diod z liniami WL i BL są wykonane z cienkich drucików, które pod wpływem odpowiedniego prądu się przepalają, ustalając stan niski  duża wrażliwość na przepięcia elektryczne  przestarzałe, ich zastosowanie zastąpione przez OTP EPROM

8 Rodzaje pamięci Erasable Programmable ROM (EPROM)  możliwość wielokrotnego programowania  kasowanie nieselektywne dzięki okienku krzemowemu  każde kasowanie degeneruje materiał półprzewodnikowy – żywotność od kilkuset do kilkutysięcy cykli kasowania i programowania  trwałość zapisu lat

9 Rodzaje pamięci Erasable Programmable ROM (EPROM)  standardowy dekoder wierszy i kolumn sterowany liniami adresowymi  komórki zbudowane z tranzystorów polowych z dwiema bramkami: sterującą (control gate) podłączoną do WL i pływającą (floating gate)  bramka pływająca więzi elektrony, których ładunek wpływa na przepływ prądów przez tranzystor

10 Rodzaje pamięci Erasable Programmable ROM (EPROM)  jeśli wartość prądu na BL > 50% maksimum to komórka pamięci przyjmuje stan „1”  jeśli wartość prądu na BL < 50% maksimum to komórka pamięci przyjmuje stan „0” (bramka pływająca blokuje wówczas tranzystor)  promieniowanie UV o długości fali 253,7nm powoduje jonizacje krzemu i uwolnienie elektronów z bramki pływającej, wszystkie komórki przyjmują wówczas logiczne jedynki

11 Rodzaje pamięci Electrically Erasable and Programmable ROM (EEPROM)  możliwość wielokrotnego programowania i selektywnego kasowania  żywotność to kilkanaście tysięcy cykli programowania i kasowania  możliwość przeprogramowowania bez wyciągania pamięci z układu  obecnie coraz częściej zastępowana pamięcią FLASH

12 Rodzaje pamięci Pamięć FLASH  sposób zapisu identyczny jak w EEPROM, zaś kasowanie polega na wymazaniu danych z całego bloku komórek (1024 bajty), co jest znacznie szybsze, niż kasowanie pojedynczo jak w EEPROM  przechowywanie informacji w postaci bloków umożliwia pracę w charakterze dysku  żywotność kilka milionów cykli wymazywania i zapisu, co daje ok. 5 lat pracy w charakterze dysku krzemowego

13 Rodzaje pamięci Pamięć FLASH  pamięć zasilana jest pojedynczym napięciem 5V, więc w cyklu wymazywania korzysta z wewnętrznych obwodów powielaczy, które pozwalają uzyskać napięcie 12-22V wymagane przy kasowaniu bloków komórek

14 Rodzaje pamięci Non Volatile RAM (NV-RAM)  jest zwykłą pamięcią RAM z obwodem zasilania bateryjnego  wewnętrzna bateria potrafi podtrzymać działanie pamięci przez ok. 10 lat  dużo szybsza od EEPROM i FLASH  standardowa obsługa: NV-RAM może zostać nawet włączona w przestrzeń adresową procesora i pełnić rolę obszaru pamięci, który nie jest kasowany po wyłączeniu zasilania  używany w komputerach do zapamiętywania ustawień płyty głównej

15 Rodzaje pamięci Random Access Memory (RAM)  zawartość komórek tracona w momencie utraty zasilania  duża szybkość (rząd wielkości szybsze od pamięci FLASH)  niski koszt produkcji

16 Rodzaje pamięci Static RAM (SRAM)  zasada działania oparta na przerzutnikach bistabilnych (zapamiętują stan do czasu uzyskania nowej porcji informacji)  każdy przerzutnik bistabilny zbudowany jest z 4 tranzystorów CMOS i dwóch sterujących zapisem i odczytem danych w komórce, co wiąże się z ograniczeniami konstrukcyjnymi pamięci (256MB to prawie 13 miliardów tranzystorów)

17 Rodzaje pamięci Static RAM (SRAM)  4 tranzystory tworzą dwa inwertory, na których przechowywany jest bit informacji  M5 i M6 sterują dostępem do komórki w czasie zapisu i oczytu  dwie linie BL stosuje się w celu zwiększenia stosunku poziomu sygnału wobec szumów, które pojawiają się w strukturze pamięci

18 Rodzaje pamięci Static RAM (SRAM)

19 Rodzaje pamięci Dynamic RAM (DRAM)  zasada działania oparta na tranzystorze polowym sterującym oraz kondensatorze przechowującym informację  problemem jest rozładowywanie się szybkie kondensatora (czas rozładowania rzędu milisekund)  znacznie większa pojemność w stosunku do SRAM przy takich samych rozmiarach  mniejsza szybkość niż SRAM

20 Rodzaje pamięci Dynamic RAM (DRAM)  WL steruje tranzystorem polowym, który przyłącza do BL lub separuje kondensator  odczyt informacji z kondensatora niszczy przechowywaną w nim informację, stąd zachodzi konieczność każdorazowej regeneracji informacji poprzez wzmacniacze odświeżające

21 Rodzaje pamięci Dynamic RAM (DRAM)  konieczne zastosowanie sekwencji regeneracji ładunku, by zapobiec rozładowaniu kondensatora. Stosuje się do tego specjalne obwody, których zadaniem jest cykliczne odczytywanie stanu komórek i za pomocą wzmacniaczy odświeżających uzupełnienie ładunku tam, gdzie wartość komórki była „1”  jeśli obwody te będą integralną częścią układu scalonego pamięci to jest ona pseudostatyczna, gdyż zewnętrznie obsługiwana jest identycznie jak SRAM

22 Rodzaje pamięci Dynamic RAM (DRAM)

23 Rodzaje uszkodzeń  Trwałe  Krótkotrwałe  Konstrukcyjne

24 Rodzaje uszkodzeń Trwałe  zerwane i powstałe połączenia  zwarcia do masy  przepalone połączenia  korozja  błędy logiki układu scalonego  migracja elektronów  pogorszenie integracji  zanieczyszczenie jonami

25 Rodzaje uszkodzeń Krótkotrwałe  promieniowanie kosmiczne  zanieczyszczenie powietrza  wilgotność, temperatura, ciśnienie  wibracje  zakłócenia zasilania  zakłócenia elektromagnetyczne  wyładowania elektryczne

26 Rodzaje uszkodzeń Konstrukcyjne  luźne łączenia  starzejące się elementy  rozbieżności rezystorów, kondensatorów  nieregularności  szum elektryczny

27 Rodzaje błędów

28 Dotyczące jednej komórki:  Stuck-at Fault (SAF) – wartość na stałe zatrzaśnięta w stanie 0 lub 1  Stuck-open Fault (SOpF) – brak dostępu do komórki; wzmacniacz odczytu przy operacji odczytu wzmacnia różnicę sygnału pomiędzy liniami bitów komórki. Gdy zachodzi SOpF, różnica ta wynosi 0  Transition Fault (TF) – niemożność zmiany wartości komórki  Data Retention Fault (DRF) – niemożność podtrzymania przez komórkę stanu w określonych przedziałach czasu

29 Rodzaje błędów Dotyczące dwóch komórek (CFs):  Inversion Coupling Fault (CFin) – zmiana stanu w komórce a-cell (agresor) powoduje odwrócenie stanu logicznego w komórce v-cell (ofiary)  Idempotent Coupling Fault (CFid) – zmiana stanu a-cell powoduje ustawienie wartości v-cell  State Coupling Fault (SCF) – ustawienie konkretnego stanu a-cell powoduje ustawienie stanu v-cell

30 Rodzaje błędów  Dynamic Coupling Fault (CFdyn) – zapis lub odczyt w komórce a-cell powoduje ustawienie stanu w v-cell  Bridging Fault (BF) – zwarcie pomiędzy dwiema komórkami pamięci  tendencyjność wzmacniaczy odczytu – po serii odczytywanych jedynek pojedynczy stan zerowy może zostać odczytany jako jedynka

31 Rodzaje błędów Dotyczące dekodera adresów (AFs):  nieistnienie komórki o błędnym adresie  niemożność uzyskania adresu istniejącej komórki  uzyskanie dostępu do wielu komórek jednym adresem  dostęp do komórki różnymi adresami

32 Rodzaje błędów

33 Rodzaje testów:  stałoprądowe – wymuszanie, detekcja napięć stałych, wykrywanie uszkodzeń struktury, pomiar prądu spoczynkowego, itp.  funkcjonalne – sprawdzenie poprawnego zapisu i odczytu  dynamiczne – badanie czasu dostępu, w praktyce zastępuje się je testami funkcjonalnymi, mierząc czasy dostepów do komórek „przy okazji”

34 Wzory testowe Celem testowania pamięci nie jest lokalizacja błędu tylko jego detekcja

35 Wzory testowe  Zero-one  Checkerboard  Marching  Walking  Galloping  Diagonal  Nearest-neighbour  Pseudo-random

36 Wzory testowe Zero-one test (test zero-jedynkowy)  łatwy do zastosowania  krótki czas trwania (4n operacji)  nie wykrywa wszystkich AF, SAF, TF, CF

37 Wzory testowe Checkerboard test (test szachownicy)  łatwy do zastosowania  krótki czas trwania (4n operacji)  nie wykrywa wszystkich AF, SAF, TF, CF  stosowany dotychczas w testowaniu maksymalnego czasu odświeżania komórek DRAM (maksymalizacja prądów przenikania)

38 Wzory testowe MARCH Test (maszerująca jedynka/zero)  czas trwania 6n

39 Wzory testowe WALKPAT Test (wędrująca jedynka/zero)  czas 2n(n+2), efektywny

40 Wzory testowe GALPAT Test (galopująca jedynka/zero)  proces sczytania przeprowadzony dla całej tablicy  czas 4n 2  także wykrywa tendencyjność wzmacniacza odczytu  powszechny w użyciu  warianty galloping-row, galloping-col skuteczne do badania dekodera

41 Wzory testowe Diagonal WALKPAT Test  szybszy, nie wykrywa tendencyjności

42 Wzory testowe Nearest-neighbour Test  mniejsza ilość operacji, ale wymaga zaawansowanego adresowania

43 Wzory testowe MARCH Tests przykładowo MATS+: Inductive Fault Analisys – 13:

44 Wzory testowe MARCH Tests

45 Wzory testowe Pseudo-random Test  porównanie do pamięci odniesienia (raport o błędzie od razu) lub sygnatury (raport po zakończeniu testu)  raczej stosowana jako dodatek

46 Testery Verigy Obecnie (6 generacja):  testowanie NOR, NAND, DRAM,SRAM i MCP  architektura zawierająca Active Matrix  do 18k I/O pins  osiąga do 280MHz/880Mbps

47 Testery Verigy Engineering v5000

48 Testery Verigy Wafer Sort v5400

49 Testery Verigy Final Test v5500

50 Testery Verigy

51

52 NAND-Tree

53  stosowane do testowania u producenta układów scalonych  wykrywają prawie wszystkie błędy na wejściach drzewa  nie wykrywają błędów na wyjściach i wejściach nie podłączonych do drzewa

54 SCITT Static Component Interconnect Test Technology  Zainicjowana przez firmy Fujitsu i Philips w 1998 roku  Testy na poziomie płytki, sprawdzane są połączenia wewnętrzne, połączenia z sąsiednimi elementami

55 SCITT  Umożliwia łatwe testowanie, zastosowanie prostych wzorców Stosowane wzorce: m – liczba wejść

56 SCITT  Wykorzystuje proste funkcje logiczne do zastępowania funkcji urządzenia podczas testu – funkcje XOR i XNOR

57 SCITT  wykrywanie pojedynczych błędów stuck-at i bridging faults  liczba testów 2N+2, N – liczba wejść  do testowania SDRAM, FLASH  nie potrzeba dodatkowych pinów, mały wzrost zużycia krzemu

58 SCITT Lista wykrywanych błędów:

59 SCITT  SCITT jest tanim rozwiązaniem w połączeniu z Boundary Scan

60 SCITT  połączenie zabezpieczające przed wejściem do bloku funkcyjnego podczas testu

61 SCITT  typowy obszar zastosowania SCITT w multimediach

62 SCITT

63 IEEE P1581  IEEE nie jest zaimplementowana w pamięciach  łatwe do zaimplementowania, proste wzorce  wykrycie błędu nie powoduje przerwania testu  wykrywa wszystkie błędy  doskonałe połącznie z Boundary Scan

64 IEEE P1581

65 „IEEE Std will make you forget you ever had a memory problem” Bob Russell

66 mBISTArchitect  rozwiązanie testowania pamięci przez firmę Mentor Graphics  do pamięci wbudowanych  tworzy układ testujący, który stosuje, odczytuje i porównuje wzorcowy algorytm  możliwość definiowania własnych algorytmów  wysoka jakość, krótki czas testu  wykrycie i lokalizacja błędów

67 mBISTArchitect

68 Bibliografia 1. Ad van de Goor „Memory testing”, w: Niraj K. Jha, Sandeep Gupta, Testing of Digital Systems, s Stanley L. Hurst, VLSI testing: digital and mixed analogue/digital techniques BTW_2005_P1581_slides.pdf http://www.mentor.com/products/silicon-yield/memory_test/ mbistarchitect/ materiały od dr Bartosińskiego i dr Toczka

69 LOGO Dziękujemy za uwagę!

70


Pobierz ppt "LOGO Testowanie pamięci półprzewodnikowych Małgorzata Drobina Krzysztof Płókarz."

Podobne prezentacje


Reklamy Google