Pobieranie prezentacji. Proszę czekać

Pobieranie prezentacji. Proszę czekać

Pętla synchronizacji fazowej (PLL - Phase Locked Loop)

Podobne prezentacje


Prezentacja na temat: "Pętla synchronizacji fazowej (PLL - Phase Locked Loop)"— Zapis prezentacji:

1 Pętla synchronizacji fazowej (PLL - Phase Locked Loop)

2 PLL - układ z częstotliwościowym sprzężeniem zwrotnym
czas okres rośnie, bo różnica częstotliwości maleje

3 jeżeli detektor fazowy
typu mnożnikowego

4 zachowanie się pętli przy zmianach częstotliwości wejściowej f1

5 Detektorem fazowym może być np. mnożnik analogowy...
nie przechodzi przez filtr DP w stanie synchronizmu

6 Układy detektorów fazowych

7 Układy detektorów fazowych
demo demo2

8 Układy detektorów fazowych
kluczowane ale najważniejszy jest …

9 Detektor fazowo- częstotliwościowy

10 Odmiany układu

11 inny układ detektora fazowo-częstotliwościowego

12 Tzw. pompa ładunkowa na wyjściu detektora
pozwala na łatwe stworzenie integratora w pętli PLL dla stabilności pętli sterowane źródło prądowe mały sygnał błędu (prądowy) daje nieskończenie duże napięcie v(t)! – statyczny błąd fazy musi być równy zeru, – nieskończenie duże wzmocnienie dla DC. z detektorem fazowo-częstotliwościowym zakres zaskoku jest równy zakresowi trzymania

13 Generatory VCO sterowanie częstotliwością

14 Układy VCO np. w telefonach komórkowych

15 Powiększenie zakresu zmian pojemności przestrajającej

16 Zastosowanie PLL pętla PLL jako powielacz częstotliwości

17 pętla PLL jako powielacz częstotliwości

18 pętla PLL w transceiverze

19 pętla PLL jako modulator fazy
dobór filtru… pętla PLL jako demodulator częstotliwości

20 pętla PLL w dekoderach stereofonicznych
łatwiej zbudować generator VCO na 228 kHz niż na 76 kHz

21 pętla PLL w kineskopowym odbiorniku TV
filtr pętlli

22 Syntezer z ułamkową krotnością powielania
FDP o małęj cz. granicznej współczynnik podziału albo M albo M+1 sterowanie współczynnikiem podziału N powielanie M+0,5 M+0,2 M+0,1 M+0,05 może też być M / M+X zaleta: częstotliwość odniesienia może być wysoka

23 Syntezer częstotliwości z dwoma pętlami PLL
pewna trudność A C E F B D

24 aPSK(t), aQPSK(t) Odzyskiwanie fali nośnej do demodulacji PSK lub QPSK
powielacz 2,4,…-krotny mnożnik częstotliwości! po powielaczu 2x po powielaczu 4x

25 aPSK(t), aQPSK(t) Odzyskiwanie fali nośnej do demodulacji PSK lub QPSK
xn aPSK(t), aQPSK(t) układ nieliniowy o charakterystyce xn mnożnik częstotliwości! po układzie nieliniowym x2 . . . po układzie nieliniowym x4 . . .

26 Pętla Costasa Odtwarzanie fazy fali nośnej z sygnału kluczowanego fazowo J. P. Costas, General Electric, 1950 r. Bardzo ważny układ… sygnał zdemodulowany A B G F E C D mała fg

27 sygnał błędu powinien być  0 zatem
wejście G G F E A C D B C D E sygnał błędu powinien być  0 zatem


Pobierz ppt "Pętla synchronizacji fazowej (PLL - Phase Locked Loop)"

Podobne prezentacje


Reklamy Google